IPMC电压过大失效太大会不会引起ESD失效

由版图引起的CMOS+ESD保护电路失效的分析_百度文库
两大类热门资源免费畅读
续费一年阅读会员,立省24元!
由版图引起的CMOS+ESD保护电路失效的分析
&&由版图引起的CMOS+ESD保护电路失效的分析
阅读已结束,下载本文需要
想免费下载本文?
定制HR最喜欢的简历
下载文档到电脑,同时保存到云知识,更方便管理
还剩2页未读,继续阅读
定制HR最喜欢的简历
你可能喜欢ESD有哪些危害??_百度拇指医生
&&&网友互助
?ESD有哪些危害??
拇指医生提醒您:问题下方回答为网友贡献,仅供参考。
ESD知识介绍  静电的产生:  静电是一种客观的自然现象,产生的方式多种,如接触、摩擦等。静电的特点是高电压、低电量、小电流和作用时间短的特点。  人体自身的动作或与其他物体的接触,分离,摩擦或感应等因素,可以产生几千伏甚至上万伏的静电。  静电在多个领域造成严重危害。摩擦起电和人体经典是电子工业中的两大危害。  生产过程中静电防护的主要措施为静电泄露、耗散、中和、增湿,屏蔽与接地。  人体静电防护系统主要有防静电手腕带,脚腕带,工作服、鞋袜、帽、手套或指套等组成,具有静电泄露,中和与屏蔽等功能。  静电防护工作是一项长期的系统工程,任何环节的失误或疏漏,都将导致静电防护工作的失败。  静电的危害:  静电在我们的日常生活中可以说是无处不在,我们的身上和周围就带有很高的静电电压,几千伏甚至几万伏。平时可能体会不到,人走过化纤的地毯静电大约是35000伏,翻阅塑料说明书大约7000伏,对于一些敏感仪器来讲,这个电压可能会是致命的危害。  静电学主要研究静电应用技术,如静电除尘、静电复印、静电生物效应等。更主要的是静电防护技术,如电子工业、石油工业、兵器工业、纺织工业、橡胶工业以及兴航与军事领域的静电危害,寻求减少静电造成的损失 近年来随着科学技术的飞速发展、微电子技术的广泛应用及电磁环境越来越复杂,静电放电的电磁场效应如电磁干扰(EMI)及电磁兼容性(EMC)问题,已经成为一个迫切需要解决的问题。一方面,一些电阻率很高的高分子材料如塑料,橡胶等的制品的广泛应用以及现代生产过程的高速化, 使得静电能积累到很高的程度,另一方面,静电敏感材料的生产和使用, 如轻质油品, 火药, 固态电子器件等, 工矿企业部门受静电的危害也越来越突出,静电危害造成了相当严重的后果和损失。它可以在不经意间将昂贵的电子器件击穿,造成电子工业年损失达上百亿美元。在兴航工业,静电放电造成火箭和卫星发射失败,干扰兴航飞行器的运行。日,美国Forrestal航空母舰上发生严重事故,一家A4飞机上的导弹突然点火,造成了7200万美元的损失,并损伤了134人,调查结果是导弹屏蔽接头不合格,静电引起了点火。1969年底在不到一个月的时间内荷兰、挪威、英国三艘20万吨超级油轮洗舱时产生的静电引起相继发生爆炸。  我国近年来在石化企业曾发生30多起因静电造成了严重火灾爆炸事故。许多工业发达国家都建立了静电研究机构,我国从60年代末开始开展了一些静电研究工作,80年代开始以来, 我国的静电研究发展极为迅速。1981年成立了中国物理学会静电专业委员会并召开了第一次全国静电学术会议,全国性的和各地方的静电学术会议不断召开,静电研究和应用的范围也越来越广,科研队伍不断壮大
向医生提问
完善患者资料:*性别:
为您推荐:
您可能关注的推广
* 百度拇指医生解答内容由公立医院医生提供,不代表百度立场。
* 由于网上问答无法全面了解具体情况,回答仅供参考,如有必要建议您及时当面咨询医生
向医生提问好文 - qiwentuo的个人空间 - 中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台
- Powered by X-Space
& 17:22:25
/ 个人分类:
一直想给大家讲讲ESD的理论,很经典。 但是由于理论性太强,如果前面那些器件理论以及snap-back理论不懂的话,这个大家也不要浪费时间看了。 任何理论全都是一环套一环的,如果你不会画鸡蛋,注定了你就不会画大卫静电放电(ESD: Electrostatic Discharge),应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS: Electrical Over Stress)破坏的主要元凶。 因为静电通常瞬间电压非常高(&几千伏),所以这种损伤是毁灭性和永久性的,会造成电路直接烧毁。 所以预防静电损伤是所有IC设计和制造的头号难题静电,通常全都是人为产生的,如生产、组装、测试、存放、过程中都有可能使得静电累积在人体、搬运、仪器或设备中,甚至元器件本身也会累积静电,当人们在不知情的情况下使这些带电的物体接触就会形成放电路径,瞬间使得电子元件或系统遭到静电放电的损坏&(这就是为什么以前修电脑都必须要配戴静电环托在工作桌上,防止人体的静电损伤芯片)&,如同云层中储存的电荷瞬间击穿云层产生剧烈的闪电,会把大地劈开一样,而且通常全都是在雨天来临之际,因为空气湿度大易形成导电通到那么,如何防止静电放电损伤呢?首先当然改变坏境从源头减少静电(比如减少摩擦、控制空气温湿度、少穿羊毛类毛衣、),当然这不是我们今天讨论的重 点。 我们今天要讨论的时候如何在电路里面涉及保护电路,当外界有静电的时候我们的电子元器件或系统能够自我保护避免被静电损坏(其实就是安装一个避雷 针)。 这也是很多IC设计和制造业者的头号难题,很多公司有专门设计ESD的团队,今天我就和大家从最基本的理论讲起逐步讲解ESD保护的原理及注意点, 你会发现前面讲的PN结/二极管、三极管、MOS管、snap-back全都用上了以前的专题讲解PN结二极管理论的时候,就讲过二极管有一个特性:&正向导通反向截止&(不记得就去翻前面的课程)&,而且反偏电压继续增加会发生雪崩击穿(Avalanche Breakdown)而导通,我们称之为钳位二极管(Clamp)&这正是我们设计静电保护所需要的理论基础,我们就是利用这个反向截止特性让这个旁路在正常工作时处于断开状态,而外界有静电的时候这个旁路二极管发生雪崩击穿而形成旁路通路保护了内部电路或者栅极(是不是类似家里水槽有个溢水口,防止水龙头忘关了导致整个卫生间水灾)&那么问题来了,这个击穿了这个保护电路是不是就彻底死了?难道是一次性的?答案当然不是。 PN结的击穿分两种,分别是电击穿和热击穿,电击穿指的是雪崩击穿(低浓度)和齐纳击穿(高浓度),而这个电击穿主要是载流子碰撞电离产生新的电子-空穴对(electron-hole),所以它是可恢复的。 但是热击穿是不可恢复的,因为热量聚集导致硅(Si)被熔融烧毁了。 所以我们需要控制在导通的瞬间控制电流,一般会在保护二极管再串联一个高电阻,另外,大家是不 是可以举一反三理解为什么ESD的区域是不能form. Silicide的?还有给大家一个理论,ESD通常全都是在芯片输入端的Pad旁边,不能在芯片里面,因为我们总是希望外界的静电需要第一时间泄放掉吧, 放在里面会拥有延迟的(关注我前面解剖的那个芯片PAD旁边都有二极管http://ic-garden.cn/?p=482)。 甚至有放两级ESD的,达到双重保护的目的在讲ESD的原理和Process之前,我们先讲下ESD的标准以及测试方法,根据静电的产生方式以及对电路的损伤模式不同通常分为四种测试方式: 人体放电模式(HBM: Human-Body Model)、机器放电模式(Machine Model)、元件充电模式(CDM: Charge-Device Model)、电场感应模式(FIM: Field-Induced Model),但是业界通常使用前两种模式来测试(HBM, MM)1、、人体放电模式(HBM):&当然就是人体摩擦产生了电荷突然碰到芯片释放的电荷导致芯片烧毁击穿,秋天和别人触碰经常触电就是这个原因。 业界对HBM的ESD标准也有迹可循(MIL- STD-883C method 3015.7,、效人体电容为100pF,、效人体电阻为1.5Kohm),或者国际电子工业标准(EIA/JESD22-A114-A)也有规定,看你要follow哪一份了。 如果是MIL-STD-883C method 3015.7,它规定小于&2kV的则为Class-1,在2kV~4kV的为class-2,4kV~16kV的为class-32、、机器放电模式(MM):&当然就是机器(如robot)移动产生的静电触碰芯片时由pin脚释放,次标准为EIAJ-IC-121 method 20(或者标准EIA/JESD22-A115-A),、、效机器电阻为0 (因为金属),电容依旧为100pF。 由于机器是金属且电阻为0,所以放电时间很短,几乎是ms或者us之间。 但是更重要的问题是,由于、、效电阻为0,所以电流很大,所以即使是200V的MM放电也比2kV的HBM放电的危害大。 而且机器本身由于有很多导线互相会产生耦合作用,所以电流会随时间变化而干扰变化ESD的测试方法类似FAB里面的GOI测试,指定pin之后先给他一个ESD电压,持续一段时间后,然后再回来测试电性看看是否损坏,没问题再去加一个step的ESD电压再持续一段时间,再测电性,如此反复直至击穿,此时的击穿电压为ESD击穿的临界电压(ESD failure threshold Voltage)。 通常我们全都是给电路打三次电压(3 zaps),为了降低测试周期,通常起始电压用标准电压的70% ESD threshold,每个step可以根据需要自己调整50V或者100V(1). Stress number = 3 Zaps. (5 Zaps, the worst case)(2). Stress stepΔV&ESD&= 50V(100V) for V&ZAP&&=1000VΔV&ESD&= 100V(250V, 500V) for V&ZAP&& 1000V(3). Starting V&ZAP&= 70% of averaged ESD failure threshold (V&ESD&)另外,因为每个chip的pin脚很多,你是一个个pin测试还是组合pin测试,所以会分为几种组合:I/O-pin测试(Input and Output pins)、pin-to-pin测试、Vdd-Vss测试(输入端到输出端)、Analog-pin1. I/O pins:&就是分别对input-pin和output-pin做ESD测试,而且电荷有正负之分,所以有四种组合:input+正电荷、output+正电荷、input+负电荷、output+负电荷。 测试input时候,则output和其他pin全部浮接(floating),反之亦然2. pin-to-pin测试:&静电放电发生在pin-to-pin之间形成回路,但是如果要每每两个脚测试组合太多,因为任何的I/O给电压之后如果要对整个电路产生影响一定是先经过VDD/Vss才能对整个电路供电,所以改良版则用某一I/O-pin加正或负的ESD电压,其他所有I/O一起接地,但是输入和输出同时浮接(Floating)3、、Vdd-Vss之间静电放电:&只需要把Vdd和Vss接起来,所有的I/O全部浮接(floating),这样给静电让他穿过Vdd与Vss之间4、、Analog-pin放电测试:&因为模拟电路很多差分比对(Differential Pair)或者运算放大器(OP AMP)全都是有两个输入端的,防止一个损坏导致差分比对或运算失效,所以需要单独做ESD测试,当然就是只针对这两个pin,其他pin全部浮接(floating)好了,ESD的原理和测试部分就讲到这里了,下面接着讲Process和设计上的factor随着摩尔定律的进一步缩小,器件尺寸越来越小,结深越来越浅,GOX越来越薄,所以静电击穿越来越容易,而且在Advance制程里面,Silicide引入也会让静电击穿变得更加尖锐,所以几乎所有的芯片设计都要克服静电击穿问题静电放电保护可以从FAB端的Process解决,也可以从IC设计端的Layout来设计,所以你会看到Prcess有一个ESD的option layer,或者Design rule里面有ESD的设计规则可供客户选择、、。 当然有些客户也会自己根据SPICE model的电性通过layout来设计ESD1、、制程上的ESD:&要么改变PN结,要么改变PN结的负载电阻,而改变PN结只能靠ESD_IMP了,而改变与PN结的负载电阻,就是用non-silicide或者串联电阻的方法了1) Source/Drain的ESD implant:&因为我们的LDD结构在gate poly两边很容易形成两个浅结,而这个浅结的尖角电场比较集中,而且因为是浅结,所以它与Gate比较近,所以受Gate的末端电场影响比较大,所以这样的LDD尖角在耐ESD放电的能力是比较差的(&1kV),所以如果这样的Device用在I/O端口,很容造成ESD损伤。 所以根据这个理论,我们需要一个单独的器件没有LDD,但是需要另外一道ESD implant,打一个比较深的N+_S/D,这样就可以让那个尖角变圆而且离表面很远,所以可以明显提高ESD击穿能力(&4kV)。 但是这样的 话这个额外的MOS的Gate就必须很长防止穿通(punchthrough),而且因为器件不一样了,所以需要单独提取器件的SPICE Model2) 接触孔(contact)的ESD implant:&在LDD器件的N+漏极的孔下面打一个P+的硼,而且深度要超过N+漏极(drain)的深度,这样就可以让原来Drain的击穿电压降低(8V--&6V),所以可以在LDD尖角发生击穿之前先从Drain击穿导走从而保护Drain和Gate的击穿。 所以这样的设计能够保持器件尺寸不变,且MOS结构没有改变,故不需要重新提取SPICE model。 当然这种智能用于non-silicide制程,否则contact你也打不进去implant3) SAB (SAlicide Block):&一般我们为了降低MOS的互连电容,我们会使用silicide/SAlicide制程,但是这样器件如果工作在输出端,我们的器件负载电阻变低,外界 ESD电压将会全部加载在LDD和Gate结构之间很容易击穿损伤,所以在输出级的MOS的Silicide/Salicide我们通常会用SAB(SAlicide Block)光罩挡住RPO,不要形成silicide,增加一个photo layer成本增加,但是ESD电压可以从1kV提高到4kV4)串联电阻法:&这种方法不用增加光罩,应该是最省钱的了,原理有点类似第三种(SAB)增加电阻法,我就故意给他串联一个电阻(比如Rs_NW,或者HiR,、、),这样也达到了SAB的方法2、、设计上的ESD:&这就完全靠设计者的功夫了,有些公司在设计规则就已经提供给客户solution了,客户只要照着画就行了,有些没有的则只能靠客户自己的designer了,很多设计规则全都是写着这个只是guideline/reference,不是guarantee的。 一般全都是把Gate/Source/Bulk短接在一起,把Drain结在I/O端承受ESD的浪涌(surge)电压,NMOS称之为GGNMOS (Gate-Grounded NMOS),PMOS称之为GDPMOS (Gate-to-Drain PMOS)以NMOS为例,原理全都是Gate关闭状态,Source/Bulk的PN结说起来应该是短接0偏的,当I/O端有大电压时,则Drain/Bulk PN结雪崩击穿,瞬间bulk有大电流与衬底电阻形成压差导致Bulk/Source的PN正偏,所以这个MOS的寄生横向NPN管进入放大区(发射结正偏,集电结反偏),所以呈现Snap-Back特性,起到保护作用。 PMOS同理推导这个原理看起来简单,但是设计的精髓(know-how)是什么?怎么触发BJT?怎么维持Snap-back?怎么撑到HBM&2KV or 4KV?如何触发?必须有足够大的衬底电流,所以后来发展到了现在普遍采用的多指交叉并联结构(multi-finger)。 但是这种结构主要技术问题是基区宽度增加,放大系数减小,所以Snap-back不容易开启。 而且随着finger数量增多,会导致每个finger之间的均匀开启变得很困难,这也是ESD设计的瓶颈所在如果要改变这种问题,大概有两种做法(因为triger的是电压,改善电压要么是电阻要么是电流):1、2、利用SAB(SAlicide-Block)在I/O的Drain上形成一个高阻的non-Silicide区域,使得漏极方块电阻增大,而使得ESD电流分布更均匀,从而提高泄放能力、增加一道P-ESD (Inner-Pickup imp,类似上面的接触孔P+ ESD imp),在N+Drain下面打一个P+,降低Drain的雪崩击穿电压,更早有比较多的雪崩击穿电流(详见文献论文: Inner Pickup on ESD of multi-finger NMOS.pdf)对于Snap-back的ESD有两个小小的常识要跟大家分享一下:1)NMOS我们通常都能看到比较好的Snap-back特性,但是实际上PMOS很难有snap-back特性,而且PMOS耐ESD的特性普遍比NMOS好,这个道理同HCI效应,主要是因为NMOS击穿时候产生的是电子,迁移率很大,所以Isub很大容易使得Bulk/Source正向导通,但是PMOS就难咯2) Trigger电压/Hold电压: Trigger电压当然就是之前将的snap-back的第一个拐点(Knee-point),寄生BJT的击穿电压,而且要介于BVCEO与BVCBO之间。 而Hold电压就是要维持Snap-back持续ON,但是又不能进入栅锁(Latch-up)状态,否则就进入二次击穿(热击穿)而损坏了。 还有个概念就是二次击穿电流,就是进入Latch-up之后I^2*R热量骤增导致硅融化了,而这个就是要限流,可以通过控制W/L,或者增加一个限流高阻, 最简单最常用的方法是拉大Drain的距离/拉大SAB的距离(ESD rule的普遍做法)3、、栅极耦合(Gate-Couple) ESD技术:&我们刚刚讲过,Multi-finger的ESD设计的瓶颈是开启的均匀性,假设有10只finger,而在ESD 放电发生时,这10 支finger 并不一定会同时导通(一般是因Breakdown 而导通),常见到只有2-3 支finger会先导通,这是因布局上无法使每finger的相对位置及拉线方向完全相同所致,这2~3 支finger 一导通,ESD电流便集中流向这2~3支的finger,而其它的finger 仍是保持关闭的,所以其ESD 防护能力、、效于只有2~3 支finger的防护能力,而非10 支finger 的防护能力。 这也就是为何组件尺寸已经做得很大,但ESD 防护能力并未如预期般地上升的主要原因,增打面积未能预期带来ESD增强,怎么办?其实很简单,就是要降低Vt1(Trigger电压),我们通过栅极增加电压的方式,让衬底先开启代替击穿而提前导通产生衬底电流,这时候就能够让其他finger也一起开启进入导通状态,让每个finger都来承受ESD电流,真正发挥大面积的ESD作用但是这种GCNMOS的ESD设计有个缺点是沟道开启了产生了电流容易造成栅氧击穿,所以他不见的是一种很好的ESD设计方案,而且有源区越小则栅压的影响越大,而有源区越大则snap-back越难开启,所以很难把握4、、还有一种复杂的ESD保护电路: 可控硅晶闸管(SCR: Silicon Controlled Rectifier)&, 它就是我们之前讲过的CMOS寄生的PNPN结构触发产生Snap-Back并且Latch-up,通过ON/OFF实现对电路的保护,大家可以回顾一下,只要把上一篇里面那些抑制LATCH-up的factor想法让其发生就可以了,不过只能适用于Layout,不能适用于Process,否则Latch-up又要fail了最后,ESD的设计学问太深了,我这里只是抛砖引玉给FAB的人科普一下了,基本上ESD的方案有如下几种:电阻分压、二极管、SCR(PNPN structure)、寄生BJT、MOS、几种方法。 而且ESD不仅和Design相关,更和FAB的process相关,而且学问太深了,我也不是很懂。 (来源:http://www.360doc.com/content/15/065.shtml)讲的很好,分享共同学习!深圳市威尔迈电子有限公司(VISVIE)是一家专业从事集成电路以及半导体微电子为主的电子元器件代理商。公司主要代理DIODES、LITEON、EUTECH、NIKOS等美台系产品。产品包括电源管理、音频功放、二...
MOS管、运算放大器、二极管、电子产品、电子设备、通讯设备的技术开发与销售、国内贸易、经营进出口业务、diodes、NIKOSEM
公司:深圳市威尔迈电子有限公司
联系:孙先生
电话:+86-4
地址:深圳市福田区华强北路赛格科技园3栋东10层D2(仅限办公)
> 新闻详情
ESD对电子设备的危害及防护
关于“ESD对电子设备的危害及防护”话题讨论,本编依据目前所掌握的专业知识,来为大家详细介绍相关的专业内容。有关更多新mosfet报价图片欣赏内容的深入把握,请拨打热线:4http://www.visvie.com/products.aspx?TypeId=87&FId=t3:87:3。 美国防静电协会的ANSI/ESD S20.20:2007《建立一个静电放电控制方案——电气和电子零件,装置和设备的保护》,与国际电工协会的IEC-《电子器件的静电防护—基本要求》一起,被视为国际上电子工厂静电防护最基本的通用法则,内容基本一致,对ESD防护体系的建设、EPA的划分、静电敏感器件的处置、生产环节的管控、人员的培训、内审检查制度的设定、检测手段和技术要求的管理等各方面都作了明确的规定。随着微电子技术的快速发展,静电放电(ESD)对电子设备的危害日益严重。阐述了ESD产生的途径及特点,详细分析了ESD对电子设备的危害机制和途径,在此基础上,提出了电子设备的ESD防护原则和防护措施。随着科学技术的不断发展及微电子技术的迅猛进步,电子仪器仪表和设备等电子产品日趋小型化、多功能及智能化,半导体、大规模和超大规模集成电路、高密度集成电路已成为电子工业中不可缺少的器件,并在各种电子设备的设计制作中得到广泛应用。这些元器件都具有其特殊的功能和特性,然而,这些高集成度的电路元件都可能因静电电场和静电放电(ESD)引起失效,导致电子设备锁死、复位、丢失而影响设备正常工作,使设备可靠性降低,造成损坏。因此,研究电子设备所造成的ESD危害过程或原理,避免ESD的发生,防止静电对各种电子设备的损害具有重要意义。1 ESD的产生及特点1.1 ESD的产生ESD是&ElectroStaTIcDischarge&简写,即&静电 放电&。根据国家标准,静电放电是指&具有不同静电电位的物体互相靠近或直接接触引起的电荷转移&。简单地说,ESD是指处于不同静电电位的两个物体之间电荷的转移,亦即ESD是指带电体周围的场强超过周围介质的绝缘击穿场强时,因介质产生电离而使带电体上的静电荷部分或全部消失的现象。ESD的产生途径,一般可分为2种情况。1)摩擦带电。当2种不同介电常数的材料相 互摩擦时,由于摩擦运动,其中的一种材料把电荷传给了另一种材料,由此在这两种材料中产生了静电。摩擦产生的电荷大小与空气相对湿度、摩擦材料的介电常数,两种材料的相对运动速度及两者的压力等有关;2)感应带电。感应带电就是带电荷物体的电场在其相邻的物体上造成电荷分离,靠近带电物体会出现与该电荷极性相反的感应电荷。只要物体带有电荷,就会在其周围产生静电场,就会使周围的物体感应带电。导体带电电压超过它们之间的空气或其他绝缘介质的击穿电压时,就会产生静电放电,激发出电弧火花,并伴随噼啪的爆裂声,直到两个导体接触短路或者电流低到不能维持电弧火花为止。1.2 ESD的特点当两个带静电的物体或一个带静电的物体与不带电的导体靠近或接触时,就会发生ESD现象。ESD的特点主要有以下两点 [1] 。1)ESD一般是高电位、强电场,可以瞬时形成 脉冲大电流的过程;2)ESD会产生强烈的电磁辐射形成电磁脉冲场。2 ESD危害电子设备的机制、途径ESD产生的放电电流及其电磁场经传导耦合和 辐射耦合进入电子设备,引起电子设备的故障或损坏,尤其是计算机芯片、集成电路等。ESD主要的破坏机制有两种:由于ESD电流产生的热量导致电路元件的热失效;由于ESD感应出高电压导致绝缘击穿。两种破坏可能在同一设备中同时发生,例如,感应电压导致绝缘击穿,同时激发大的电流,而激发的大电流又进一步导致热失效。ESD危害电子设备途径包括:放电辐射、静电感 应、电磁感应和传导耦合等。ESD属于脉冲式干扰,它对电子电路的干扰一般取决于脉冲幅度、宽度及脉冲的能量。据有关资料报道,一般的TTL电路翻转的脉冲能量大致为32&TI10 -12 J。当人手接触电子设备时,静电放电所含能量约为7.5&TI10-3 J,通 过人体电阻(约为150&O)放电时,放电脉冲宽度为22.5ns,瞬间的功率十分巨大,峰值高达667kJ。 有时带电电压或能量虽不很大,但由于在极短时间内起作用,其瞬间能量密度也会对器件和电路产生危害。电子设备的大规模集成电路内部线路之间的间距短、面积小,其耐压、耐流参数必然受到影响。随着微电子技术的发展,电子电路所设计的工作电压越来越低,器件的栅极氧化膜变得更薄,因而其耐压界限很低,微小的电荷就能导致器件损坏。电子工业中,MOS器件的栅氧化膜厚度为10-7 m数量级, 100V的静电电压加在栅氧化膜上,就会产生106 kV/m的强电场,超过一般MOS场效应器件的栅氧 化膜的绝缘击穿强度(0.8~1.0)&TI106 kV/m,导致 MOS场效应器件的栅氧化膜被击穿,使器件失效。 即使是在电路的设计中设有保护措施,耐击穿电压远高于100V,但危险静电源的电位高达几千伏,甚至几万伏,因此,静电场的击穿效应给MOS电路构成了严重威胁。ESD可使器件内部极间电容立即被充到高电压,使得氧化物遭到破坏,以致造成短路、开路、击穿和金属化层的熔融现象。如:CMOS电路对静电极为敏感,其敏感度电压范围一般为0~2000V,最易因ESD导致失效。ESD过程是电位、电流随机瞬时变化的电磁辐 射过程,主要是在极短的瞬间其放电电流对电路的感应产生噪声,以及放电电流使基准地电位如机壳 地、信号地的电位发生偏移波动,从而导致对电路正常工作的干扰。这种电磁干扰有可能引起电子产品的误动作以及信息的丢失。例如:放电火花产生的电磁干扰有可能使器件管脚电位发生翻转,使计算机程序出错或丢失,导致测量和控制系统失灵或发生故障。一般因ESD损坏,造成电子元器件突发性完全失效的只占10%,表现为短路、开路以及参数的严重变化,器件完全丧失了其功能。突发性完全失效的有如下例子:MOS结构氧化层被击穿,CMOS器件触发门锁;PN结严重漏电、二次击穿、肖特基器件形成热斑、硅片局部区域熔化、电流增益显着下降、铝条损伤和铝条熔断;薄膜电阻熔断;压电晶体破碎。另外,因ESD危害的器件约有90%不会完全失效,而是潜伏下来,发生潜在性失效。亦即,ESD在器件中造成的损伤是一定的,器件内部会出现某种程度的轻微损伤,不足以引起器件立即完全失效,器件的功能仍满足要求。若这种元器件继续带伤工作,随着ESD次数的增加,积累效应愈加明显,其损伤程度逐渐加剧,最终必将导致完全失效。潜在性失效的例子有:二极管反向电流增加、击穿电压降低、金 属电极变质;三极管EB结反向漏电流增大、&值减小、噪声系数增大、金属电极变质;双极数字电路输入漏电流增加;双极线性电路输入失调电压增大、失调电流增大;场效应管栅2源或栅2漏漏电;MOS集成电路输入或输出端与源或漏间漏电流增大、参数退化;薄膜电阻阻值漂移。3 电子设备的ESD防护对电子设备的ESD防护,应遵循如下所述的电子产品静电安全防护原则[1] 。1)控制静电起电量和电荷积聚,防止危险静电源的形成,亦即抑制ESD;2)使用静电感度低的物质,降低电子设备工作场所的危险程度;3)采用综合防护加固技术,阻止ESD能量耦合。针对上述3条原则,电子设备的ESD防护措施主要有如下方面。3.1抑制ESD的形成ESD的产生是造成电子设备ESD危害的根源, 因此,电子设备ESD的防护对策,首先要抑制ESD的形成,措施如下[1-2,4] 。1)采用接地防止电子设备带电。将设备通过金属导线直接接地,或通过紧密结合在金属以外导体上的金属导体进行间接接地。采用这种办法,将所产生的静电迅速向大地泄漏,以防止其静电电压的上升而防止静电带电。2)提高环境的湿度。环境的湿度影响材料导电性能和保持电荷的能力。当相对湿度增加到50%时,一般物体的静电带电量明显减少,当相对湿 度在65%以上时,大部分物体的表面电阻率都减小,使得静电电荷不易积聚。3)提高电子设备表面的绝缘能力。人手经常接触的地方,如操作按钮、开关等元器件与机壳之间应留有一定的间隙;设备机柜表面应涂有绝缘漆或覆盖一些绝缘物质,使得静电荷不易积聚。4)电子设备所处的工作台可采用防静电桌面、防静电垫和导电地板来保护。工作人员可通过穿防静电服,带防静电手套,防静电环接地的方法来防止静电。另外,铺设防静电地毯,能十分有效地抑制由于人体的运动而产生的静电。一般要求抗静电 地板的表面电阻为105~108 &O。5)在必须使用绝缘材料的场所,可使用离子 风等静电消除器,中和绝缘材料上积累的电荷,使危险静电源不能形成。3.2 采用抗ESD设计和防护加固技术提高电子设备的抗电磁干扰能力从电子设备的结构设计和电路设计角度讲,常 用的抗ESD措施[3,5-6] 如下。1)屏蔽机箱。利用金属机箱和屏蔽罩可以使放电电流局限在机箱的外表面,阻止ESD电弧以及相应的电磁场,并且保护设备免受间接放电的影响,目的是将全部静电阻隔在机箱之外。2)孔洞/缝隙的处理。当机箱表面孔洞/缝隙不可避免时,ESD一旦发生,放电电流会顺畅的通过线路板与机箱之间的寄生电容提供的通路,对线路板造成威胁。针对这一问题,可以在线路板与机箱之间加一块屏蔽板,屏蔽板与电路地连接起来。另外,通过孔缝进入的电磁辐射也会对电路产生影响。为解决这个问题,可以通过增加缝隙深度,用多个小孔代替一个大孔,在金属构件的结合处使用电磁密封衬垫减小或消除缝隙等措施,加大电磁辐射的衰减。在结构和电气设计时,要使敏感电子器件、电路、电缆远离孔洞/缝隙。3)信号地与机箱单点连接。如果电路与机箱连在一起,则只应通过一点连接,可防止电流流过电路,否则机箱上的电流会流进电路,造成干扰,另外,将信号地与机箱连接起来的意义还有机箱由ESD发生时,机箱的电位升高,由于线路板与机箱连接在一起,电路板的电位也同时升高,从而防止了线路板与机箱之间由于电位差而引起的二次放电。4)对电缆的设计。ESD辐射噪声在大多数系统内的电缆上感应出高电压或电流,电缆是接收ESD辐射噪声的最大天线。电缆保护系统正确设计 与否,可能成为提高系统抗ESD干扰的能力的关键。为减小ESD辐射耦合到电缆,线长和回路面积应尽量小,电缆尽量采用屏蔽电缆。两个机箱之间通过屏蔽电缆互连时,通过电缆的屏蔽层将两个机箱连接在一起,电缆屏蔽层与机箱应尽可能采用360&搭接,以保持低阻抗。这样可以使两个机箱的 电位同升同降,防止一台机箱发生ESD时,较高的共模电压传到另一台机箱。5)电路设计中采用添加保护电路的方法。保护电路的基本原理是,使用电压箝位电路阻止进入电路,同时提供大电流分流通道。ESD保护电路有多种设计方法,但选用时必须考虑以下原则:速度要快,这由ESD干扰的特点决定;能应付大的电流通过;考虑瞬态电压会在正、负极性两个方向发生;对信号增加的电容和电阻效应应控制在允许范围内;考虑体积因数;考虑产品的成本因数。较为常用的ESD保护电路有:箝位二极管保护电路、压敏电阻保护电路、稳压管保护电路、VS(瞬态电压抑制器)二极管。6)印制电路板设计。良好的印制电路板设计在提高ESD抗扰度方面起到重要作用。在印制电路板上的引线是接收ESD辐射场的天线。与高阻抗器件相连的那些引线是接收电场的天线,而在低阻抗环路中那些引线是接收磁场的天线。为使这些天线的耦合减至最小,线的长度必须尽可能短,并且环路面积必须尽可能小。长于几厘米的线和大于几平方厘米的环面积会接收到很大的ESD噪声。ESD是造成各种电子仪器设备工作失常或功能 失效的一个重要原因,随着电子产品自动化和复杂度的提高,ESD对电子设备的危害日趋严重并越来越受到人们的重视。在电子产品研制、生产、调试的整个过程中,尽可能避免或减少静电的产生或ESD的发生。针对文中所指出的电子设备的ESD防护措施,需要把握电子系统整体的ESD防护架构。电子设备的ESD防护设计,是一个系统问题,在提高局部电路ESD防护能力同时,注重系统ESD防护能力的提高。
相关公司推荐
相关热门新闻推荐}

我要回帖

更多关于 IPMC电压过大失效 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信