下载作业帮安装包
扫二维码下载作业帮
1.75亿学生的选择
请问可以提供电路图吗?我的检测电路好像有点问题,无论怎么改变MQ-2的电阻值输出电压都是高电平,无变化
妙恋wan12433
为您推荐：
其他类似问题
扫描下载二维码查看: 631|回复: 1
【mk_欣驰】STM32学习笔记—GPIO工作模式
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
才可以下载或查看，没有帐号？
本帖最后由 mk_欣驰 于
15:36 编辑
QQ截图35.png (124.01 KB, 下载次数: 0)
15:32 上传
& && && && && && && && && && && && && && && && && && && && &
1、四种输入模式
& & （1）上拉输入(GPIO_Mode_IPU )
& &&&默认状态下(GPIO引脚无输入)，读取得的GPIO引脚数据为1，高电平。
& &（2）下拉输入(GPIO_Mode_IPU )
& &&&默认状态下(GPIO引脚无输入)，读取得的GPIO引脚数据为0，低电平。
& & （3）浮空输入模式(GPIO_Mode_IN_FLOATING)
& &&&在内部既没有接上拉，也没有接下拉电阻，经由触发器输入。
& &&&配置成这个模式直接用电压表测量其引脚电压为1点几伏，这是个不确定值。
& &&&由于其输入阻抗较大，一般把这种模式用于标准的通讯协议如I2C、USART的接收端。
& & （4）模拟输入模式(GPIO_Mode_AIN )
关闭了施密特触发器，不接上、下拉电阻。使用ADC外设的时候，必须设置为模拟输入模式。
2、四种输出模式
（1）普通推挽输出(GPIO_Mode_Out_PP )
& & 在输出高电平时，P-MOS管导通，为3.3伏
& & 在输出低电平时，N-MOS管导通，为0伏
& & 两个管子轮流导通，一个负责灌电流，一个负责拉电流，使其负载能力和开关速度都比普通的方式有很大的提高。
（2）普通开漏输出 (GPIO_Mode_Out_OD)
& & 控制输出为0，低电平，则使N-MOS管导通，使输出接地，
& & 控制输出为1 (无法直接输出高电平)，为高阻态。需接一个上拉电阻才可正常使用。
&&（如需要输出5伏的高电平，就需要在外部接一个上拉电阻至5伏，把GPIO设置为开漏模式，当输出高阻态时，
& & 由上拉电阻和向外输出5伏的电平）。
& & 它具“线与”特性，
& && && && & 即很多个开漏模式 引脚连接到一起时，只有当所有引脚都输出高阻态，才由上拉电阻提供高电平， 此高电平的电压为外部上拉电阻所接& && && && &的电源的电压。
& && && && &若其中一个引脚为低电平，那线路就相当于短路接地，使得整条线路都为低电平，0伏。
（3）复用推挽输出(GPIO_Mode_AF_PP )
& & 如GPIO的引脚用作串口的输出，则使用复用推挽输出模式。
（4）复用开漏输出(GPIO_Mode_AF_OD )
& &如果用在IC、SMBUS这些需要线与功能的复用场合，就使用复用开漏模式。
& && && && && && && &新人发帖，难免出错，敬请指教
& && && && && && && &欢迎各位STM32爱好者一起探讨
& && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && & ————欣驰 为您奉献& && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && && &&& qq&&
乐于分享，勇于质疑！
好资料。感谢分享。
乐于分享，勇于质疑！[求助]关于GPIO口电压与上拉问题_52RD研发论坛
[求助]关于GPIO口电压与上拉问题cluy Post at
10:58:00从CPU的GPIO口接出来的reset信号，低电平有效，我接了一个上拉电阻，上接电压为2.8V，但GPIO口电压是1.8V，这样会不会有问题？请各位指教aestar Post at
11:19:00&P&这个问题有意思。&/P&&P&一般上拉的电压应该有个最高和最低限制的，对于GPIO口CMOS/Schmitt，过高的输入电压有可能会出问题。&/P&[br]&p&align=right&&font&color=red&+5&RD币&/font&&/p&cluy Post at
11:39:00&DIV&class=quote&&B&以下是引用&I&aestar&/I&在&11:19:07的发言：&/B&&P&这个问题有意思。&/P&&P&一般上拉的电压应该有个最高和最低限制的，对于GPIO口CMOS/Schmitt，过高的输入电压有可能会出问题。&/P&&/DIV&请问最高和最低限制应该如何限制啊？有没有什么方法确定下来？cluy Post at
16:52:00哪位高手解答一下啊[em03][em04]earlship Post at
17:25:00这样做电流会倒灌，时间长了会损坏GPIO口。建议你不要这样使用。[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&caesarbbde Post at
18:46:00&P&看似电流会倒灌，不过我从来没这么做过，也不知道会不会有问题。&/P&&P&不如楼主先这么做看看，不行的话大家也长经验值了。&/P&&P&如果有问题，就在多用一个三级管吧&/P&[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&Scott Post at
0:12:00为什么不接到1.8V上呢？上拉电阻选得大点吧，10K的话低电平时灌入电流是0.28mA，高电平时是0.1mA，应该不会有损坏。[br]&p&align=right&&font&color=red&+5&RD币&/font&&/p&paul2006 Post at
12:46:00使用一个阻值大的上拉电阻听起来好像很有用，但是会隐藏一个新的问题，那就是需要高电平的时候会有时序问题，也就是说还要看负载的特性。[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&xuguojin Post at
23:55:00一般cpu的datasheet&会告诉其i/o口的电压以及输入电流范围,你还是仔细看看datasheet再做打算![br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&renyiwei Post at
22:34:00&P&怕就怕这样的高电压会把CMOS的箝位二极管反向击穿了，另外需要考虑mos管的耐压能力&/P&[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&tongange Post at
8:44:00&P&不会有问题，reset信号不常用，另外cmos&电路&2.8v还是可以承受的，高低电平的判决，是0.7&vcc，没有问题。&/P&[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&babybird Post at
8:47:00&P&ＣＰＵ的供一般是按bank来分的，datasheet里面，一般都有好几个bank，每个bank的电源也都有范围。看你的电源怎么接。如果是1.8V的最后不要接2.8V，可能会出问题。&/P&[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&sam99 Post at
20:37:00&P&建议测试看看，如果使用了2.8V，我担心可能会产生倒灌，不仅仅是对GPIO口的倒灌，我担心会对给这个GPIO口提供电源的1.8v的LDO产生倒灌，可能会损坏内部的LDO，这样就会对其他的GPIO口产生影响。慎重使用阿。&/P&[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&aestar Post at
17:21:00&DIV&class=quote&&B&以下是引用&I&paul2006&/I&在&12:46:04的发言：&/B&使用一个阻值大的上拉电阻听起来好像很有用，但是会隐藏一个新的问题，那就是需要高电平的时候会有时序问题，也就是说还要看负载的特性。&P&align=right&&FONT&color=red&+3&RD币&/FONT&&/P&&/DIV&电阻应该只对电流有影响，请问对延时方面有什么影响？我看到别的设计有些上拉电阻用2.2K、4.7K的，请问上拉电阻值是如何选择的？还有，看到一个FLASH原理图在复位线并联的电容上又串了一个51欧的电阻，请问这个电阻有何作用？谢谢yuangq Post at
8:35:00&P&接2.8V上拉，你把上拉电阻选大一点，虽存在潜在问题，但不大。至于说高电平的时序问题，可以在软件上延时一下，你可以做一下试验，估计应该没问题。&/P&&P&另外，复位线上并电容串了一个51欧的电阻都是为了满足时序的要求，增加延时的。&/P&[br]&p&align=right&&font&color=red&+5&RD币&/font&&/p&aestar Post at
9:19:00&P&非常感谢&b&&FONT&color=#000066&yuangq&/FONT&&/b&&的解答，我想知道上拉电阻的阻值是不是应该有个计算公式，比如I2C总线上拉电阻就有最大值、最小值计算公式，不知道对其他芯片的控制脚是什么样的公式&/P&&P&串联电阻的延时作用，其阻值又是按照什么公式计算出来的？&/P&yuangq Post at
10:06:00&P&0cm&0cm&0pt&&上拉电阻：&FONT&face=&Times&New&Roman&&1&/FONT&、当&FONT&face=&Times&New&Roman&&TTL&/FONT&电路驱动&FONT&face=&Times&New&Roman&&COMS&/FONT&电路时，如果&FONT&face=&Times&New&Roman&&TTL&/FONT&电路输出的高电平低于&FONT&face=&Times&New&Roman&&COMS&/FONT&电路的最低高电平（一般为&FONT&face=&Times&New&Roman&&3.5V&/FONT&），这时就需要在&FONT&face=&Times&New&Roman&&TTL&/FONT&的输出端接上拉电阻，以提高输出高电平的值。&FONT&face=&Times&New&Roman&&2&/FONT&、&FONT&face=&Times&New&Roman&&OC&/FONT&门电路必须加上拉电阻，以提高输出的搞电平值。&FONT&face=&Times&New&Roman&&3&/FONT&、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。&FONT&face=&Times&New&Roman&&4&/FONT&、在&FONT&face=&Times&New&Roman&&COMS&/FONT&芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。&FONT&face=&Times&New&Roman&&5&/FONT&、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。&FONT&face=&Times&New&Roman&&6&/FONT&、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。&FONT&face=&Times&New&Roman&&7&/FONT&、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括&FONT&face=&Times&New&Roman&&:1&/FONT&、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。&FONT&face=&Times&New&Roman&&2&/FONT&、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。&FONT&face=&Times&New&Roman&&3&/FONT&、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点&FONT&face=&Times&New&Roman&&,&/FONT&通常在&FONT&face=&Times&New&Roman&&1k&/FONT&到&FONT&face=&Times&New&Roman&&10k&/FONT&之间选取。对下拉电阻也有类似道理&p&&/p&&/P&[br]&p&align=right&&font&color=red&+5&RD币&/font&&/p&飞翔鸟2G Post at
12:28:00可能会有问题！最好是用门电路把2.8和1.8分开！JTEAG的reset会有时候遇到这样的问题！Angelkill Post at
17:54:00&P&对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．&驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。2．&下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。3．&高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4．&频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。&/P&&P&OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。选上拉电阻时：500uA&x&8.4K=&4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，责阻值可减小，保证下拉时能低于0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA200uA&x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）&&/P&[br]&p&align=right&&font&color=red&+5&RD币&/font&&/p&esther730 Post at
12:42:00又学到好东西了。。。。多谢多谢。[em05]yahan100 Post at
16:07:00&P&一般的GPIB口，输出阻抗很小！&/P&&P&确实这样的做法有一定的危险性，尽量的把上拉电阻调大，让电流变小，试试吧！&/P&aquasnake Post at
17:18:00&P&不同的电平系统信号IO最好不要直接连&/P&&P&可参考PHILIPS或者MOTO的App&Note&/P&&P&建议在选系统的时候就考虑尽量用相同IO电平的器件（CORE电压不同没关系），否则就有串流影响导致判决不准与静态消耗过大&/P&&P&尽量用统一的IO电压是设计的准则，当确实不能避免不同IO电平系统通信的时候，PHILIPS的参考设计是用74LVC4245双向电平转换器件或者用门电路做一级BUFFER&/P&[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&RobitFeng Post at
13:22:00有很多spec会告诉你他的GPIO上拉电阻的值和上拉电压的zqyy Post at
17:34:00弱上拉是不会有什么问题的,但上拉电租需要仔细选择.&在能满足外设电平和电平上升时间需求的前提下使输出阻抗最大.[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&zhiwen Post at
10:52:00建议接1.8V。kerry550 Post at
17:48:00选择上拉电阻时应该考虑你的后面电路需要的电平的的转换时间(包括高变低和低变高)和需要的驱动电流，另外，你后级电路的IO是需要2.8的电压吗？你为什么要选择2.8做上拉？总之，如此做有些风险，具体你的仔细研究相关的spec了[br]&p&align=right&&font&color=red&+3&RD币&/font&&/p&caiyongxiang Post at
19:57:00&P&对于上拉和下拉电阻真的是不懂得，有人讨论真是太好。之前我问公司里的人，他们告诉我上拉电阻一般在10&K&~100K只见选就可以了，在这个范围的都行，所以在我看的公司的原理图上选的都是这么大的，调试也没有多大的问题，但是楼上的高手说在一般在1k到10k之间，&到底公司的人说的是对的吗？&/P&[em18]whp1974 Post at
21:21:00&P&要上拉电阻一般使用在集电极开路结构的IO口（这在51中最常见），我看当前情况应该2个可能：1、GPIO本身有高电平输出功能（此时上拉不需要）2、上拉电阻太大（上拉不足）&/P&&P&问一下，Vio电压是多少，一般GPIO高输出会比Vio低0点几伏&/P&[br]&p&align=right&&font&color=red&+1&RD币&/font&&/p&jamesdbx Post at
22:22:00当RESET输出低电平时,I/O口会被烧坏[br]&p&align=right&&font&color=red&+1&RD币&/font&&/p&squirrel Post at
10:15:00&P&GPIO上拉电平和下拉电平也该考虑到该GPIO本身输出的最高电平和最低电平，另外电阻值也必须考虑到&/P&&P&否则会影响GPIO的性能&/P&bennywei Post at
19:36:00建议用一个CMOS管把上拉电压和GPIO输出隔离开。mrwyn Post at
14:10:00&P&不要随便选择上拉电阻&/P&&P&过大的话会影响你的上升沿的时间&/P&[br]&p&align=right&&font&color=red&+1&RD币&/font&&/p&argspic Post at
19:59:00/bbs/viewFile.asp?Boardid=21&ID=85287zqyy Post at
8:55:00电流会倒灌到GPIO的电压域的LDO的输出端，比如是IO口电压。原因是GPIO端口都是推挽电流输出，是一个NPN加一个PNP管构成的，外部上拉电阻如果比IO输出电压还高的话就会通过上面的NPN管的寄生二极管倒灌到IO口电压上去。dij Post at
16:07:00会漏电。qiyan307 Post at
15:26:00我碰到过这种事，错把1.8V的GPIO当2.8的用了，结果是GPIO口被烧了，不过可以在上拉上做下分压，把2.8V分压到1.8V就好了.[em02]wyf_21 Post at
12:32:00reset&一般可以不加上拉电阻，内部上拉很强！如果加2.8V&的上拉，RESET内部上拉应该是1.8V的LDO,这样相当于在LDO的输出端加了一个2.8V的电平。时间长了会出问题。[em08]super_gu Post at
17:48:00个人认为电阻大一点没问题。mjl-0708 Post at
19:37:00一般GPIO有能力输出高低电平，上拉是有时接口要是Open&Drain结构时，因为没有高电平输出能力才考虑上拉的。要是需要的话最好加电平转换。pipilu98 Post at
11:15:00谢谢大虾们，深入受教2015年9月 VC/MFC大版内专家分月排行榜第二2015年7月 硬件/嵌入开发大版内专家分月排行榜第二2014年5月 VC/MFC大版内专家分月排行榜第二2014年3月 VC/MFC大版内专家分月排行榜第二2013年10月 VB大版内专家分月排行榜第二2013年7月 VB大版内专家分月排行榜第二2012年5月 VB大版内专家分月排行榜第二2012年4月 VB大版内专家分月排行榜第二2012年2月 VB大版内专家分月排行榜第二2011年11月 VB大版内专家分月排行榜第二
2015年11月 VC/MFC大版内专家分月排行榜第三2015年6月 VC/MFC大版内专家分月排行榜第三2015年2月 VC/MFC大版内专家分月排行榜第三2014年1月 VC/MFC大版内专家分月排行榜第三2012年3月 VB大版内专家分月排行榜第三2011年12月 VB大版内专家分月排行榜第三2011年10月 VB大版内专家分月排行榜第三
2011年1月 VB大版内专家分月排行榜第二2010年10月 VB大版内专家分月排行榜第二
2013年1月 VB大版内专家分月排行榜第三2012年12月 VB大版内专家分月排行榜第三2011年6月 VB大版内专家分月排行榜第三2011年2月 VB大版内专家分月排行榜第三2010年12月 VB大版内专家分月排行榜第三2010年11月 VB大版内专家分月排行榜第三2009年7月 VB大版内专家分月排行榜第三
2012年8月 硬件/嵌入开发大版内专家分月排行榜第三2012年6月 硬件/嵌入开发大版内专家分月排行榜第三2012年5月 硬件/嵌入开发大版内专家分月排行榜第三
本帖子已过去太久远了，不再提供回复功能。}