Ram是什么意思
> Ram是什么意思
Ram是什么意思
是什么意思——定义：　　是计算机组成结构中非常重要的部分，计算机有了，才有记忆功能，才能保证正常工作。的种类很多，按其用途可分为主存储器和辅助存储器(或者内存储器和外存储器)，主存储器简称内存。内存在电脑中起着举足轻重的作用，一般采用半导体存储单元“随机存取存储器(Random Access Memory，RAM)”，也称作随机存储器。本文引用地址：　　RAM是一种在电脑中用来暂时保存数据的元件，可以随时读写，而且速度很快，通常作为作业系统或其他正在运行中的程式之临时资料存储媒介。RAM既可以从中读取数据，也可以写入数据。当机器电源关闭时，存于其中的数据就会丢失。我们通常购买或升级的内存条就是用作电脑的内存，内存条(DIMM)就是将RAM集成块集中在一起的一小块电路板，它插在计算机中的内存插槽上，以减少RAM集成块占用的空间。目前市场上常见的内存条有256M/条、512M/条、1G/条、2G/条等。是什么意思——和DRAM：　　根据存储单元的工作原理不同，RAM可以进一步分为静态RAM(Static RAM，)和动态RAM(Dynamic RAM，DRAM)两大类。具有快速存取的优点，而DRAM由于具有较低的单位容量价格，所以被大量的采用作为系统的主记忆。不过，当电源关闭时RAM不能保留数据，如果需要保存数据，就必须把它们写入到一个长期的储存设备中(例如硬碟)。下面就分别介绍这两种RAM的工作原理及其用途。　　1：SRAM (Static RAM，静态随机存储器)：　　图：静态RAM结构组成原理图　　静态存储单元是在静态触发器的基础上附加门控管而构成的。因此，它是靠触发器的自保功能存储数据的。静态RAM的运行速度非常快，我们常说的CPU内的一级、二级缓存就是使用了此SRAM。英特尔的Pentium III Coppermine CPU中结合有256KB的全速二级缓存，这实际上就是一种SRAM。当系统得到一个请求时，它首先查找处理器的一级缓存，看其中是否有相似的信息，处理速度几乎与CPU的时钟同步。如果信息就位于一级缓存中，那CPU将读取此部份信息，而不用再去二级缓存或者主内存单元中查找，以便节省处理时间。整合SRAM缓存将进一步提高CPU的性能。　　2：DRAM (Dynamic RAM，动态随机存储器) ：　　图：DRAM一个基本单位的结构示意图　　动态RAM的存储矩阵由动态MOS存储单元组成。动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”，因此DRAM内部要有刷新控制电路，其操作也比静态RAM复杂。尽管如此，由于DRAM存储单元的结构能做得非常简单，所用元件少，功耗低，已成为大容量RAM的主流产品。　　动态RAM算是我们非常熟悉的一种RAM类型了，我们常说的内存(即电脑系统主内存)就是使用了此种动态RAM。存储在DRAM中的数据必须不断进行刷新以保持数据的完整性，否则数据将会丢失。DRAM中的每个最小单元都是由一个电容构成的，电脑通过读取其中的信息(1或0)来识别保存在其中的数据是否被改变，如果电容被改变(刷新)，则从中读取出的值将为1，如果没有改变(刷新)，则读出的值为0。——基本特性：　　1，存储速度　　RAM芯片的存储速度比ROM芯片的速度快，但比Cache的速度慢。　　2，优缺点：　　静态RAM是靠双稳态触发器来记忆信息的;动态RAM是靠MOS电路中的栅极电容来记忆信息的。由于电容上的电荷会泄漏，需要定时给与补充，所以动态RAM需要设置刷新电路。但动态RAM比静态RAM集成度高、功耗低，从而成本也低，适于作大容量存储器。所以主内存通常采用动态RAM，而高速缓冲存储器(Cache)则使用静态RAM。另外，内存还应用于显卡、声卡及CMOS等设备中，用于充当设备缓存或保存固定的程序及数据。——RAM与ROM的区别：　　只读存储器(Read-Only Memory，ROM)是一种半导体记忆体，其特性是一旦储存资料就无法再将之改变或删除，通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。RAM和ROM相比，两者的最大区别是RAM在断电以后保存在上面的数据会自动消失，而ROM不会。　　RAM可被看作是电脑中使用的临时存储区，它能暂时存储程序运行时需要使用的数据或信息等。电脑的RAM是我们最常使用的部件之一，也是数据保存期相当短的一个部件，因为只有当电脑不断电的情况下，RAM中的数据才能保存住;如果你关机，那保存在RAM中的数据将全部丢失。如果你或你的电脑系统需要数据的保存期长些，简单点就是将数据保存到硬盘中，这样不论你系统是否断电，都可以永久保存数据。　　当电脑系统装载一个程序时，它会先加载一部份数据到电脑的RAM中以供程序运行使用。人们可以按照意愿运行程序，而不会改变电脑中任何永久性数据信息。当你使用记事本等编辑报告时，在未将内容保存到硬盘之前，所有的数据都存在电脑的RAM中，这允许你自由地删减报告内容等;当报告存储到硬盘中后，在RAM中的信息就被转化成了永久性数据了。以后再次使用这些数据时，就可以读取硬盘中的这个文件，系统会将其内容重新加载到电脑RAM中。——单片机RAM：　　1，单片机采用SRAM：　　单片机里的数据存储器可以随时存取数据，也就是可以读(取)也可以写(存)的存储器，简称RAM。现在的单片机里面使用的RAM属于静态RAM，即SRAM。　　但它和电脑用的内存条有所不同：单片机内，只要你把数据写入SRAM后，只要不断电，或者不清除掉，这个数据就一直保存在那里;而电脑采用动态RAM，要不断给它加刷新脉冲才能保存数据。　　因为单片机处理的信息量比电脑小很多，所以它带的RAM也比较少：从完全不带、带128、256、...1K,2K,到4K，比ROM少多了。因为实际上RAM只是作为数据临时存放的地方，除非进行图像处理需要存放大量的数据外，一般对于执行较简单任务的单片机，有这么多也够用，如果实在不够用也只能采取外加SRAM如等等来扩展。　　为了对RAM单元存取8位二进数，常用“地址”来标示它的具体位置。假如某单片机有1K(1024)RAM,它的地址也是从，或16进数的0000H到03FFH。2，单片机内RAM的用途;　　主要是存放临时数据，例如用单片机测温，每秒测1次，显示1分钟的平均值(1分钟更新一次);我们先通过传感器，放大电路，A/D转换,把温度这个模拟量转变为成比例的二进数，然后每秒钟1次把数字量通过输入口顺序存入到单片机的RAM中，然后对他们进行两两求和再平均的计算(题外话：要单片机进行“除法“运算比较麻烦，例外的是除以2、4、8……却非常简单，运用“右移”指令1，2，3次便可)最后的数值显示出来，然后把这60个存储单元统统写0清除旧数据，下次又如此这般地循环进行……　　另外在单片机里面还有若干寄存器，数量不多但是作用很大，除了暂存数据，还可以交换、加工、传递等等，以及随时纪录单片机当前处于什么状态，输入输出口，也是作为特殊功能的寄存器存在，具体各有不同。　　3，单片机内RAM的分区：　　(1)00H-1FH为工作寄存器区，里面就是通用寄存器组R0-R7，每八个分一组，如第一组为R0-R7，地址位00-07H;假设第一组叫1(R0-R7)，那么08-0FH为第二组，就叫2(R0-R7)，依次类推共有4组。这个区域是最常用的数据区，数据的操作大部分在这里进行。通用寄存器分组的好处是：当程序切换(特别是被中断或抢占的时候)只需要切换一组寄存器就可以获得一组新的寄存器，而不必担心和别的程序冲突，也可以尽量少的进行入栈和出栈操作，提高运行效率。　　(2)20H-2FH为可位寻址区，这里和通用寄存器组一样可以进行位寻址，也就是说可以比较方便的进行位操作，个人认为它和通用寄存器组的区别是，没有逐个的命名和分组。使用频率较高的数据，或需要位操作的数据会放在这里。　　(3)30H-7FH是字节寻址区，很普通的数据缓存区，用来建立堆栈，还有放一些不太常用的数据。　　(4)以下需要注意，有两个80-FFH的数据区。　　其一：80-FFH，特殊功能寄存器组区，支持直接寻址，各种各样的特殊功能寄存器都在这里。　　其二：80-FFH，间接寻址区，着里只支持间接寻址，使用间接寻址指令避免和特殊功能寄存器区冲突。用来放一些不常用(相对不常用)的数据，由于使用R0或R1作指针寻址，用来建立数组数组是非常好的。Ram是什么意思——手机RAM：　　1，手机RAM是什么意思：　　手机的RAM(Random Access Memory的缩写)即随机存储器，我们常说成内存，在工作状态时它可以随机读写数据，断电以后会丢失数据。　　主流手机有512M、768M、1G、2G等容量，所以一些用户所说的“16G内存”当然不是指RAM了。RAM的容量又分标称容量、实际容量和可用容量三种，标称容量即我们看手机参数的容量，即1G、2G这些。实际容量会比标称容量少一些，这其除了一些小量的损耗(算法、颗粒的不同)之外，部分手机还会被GPU占用一部分RAM，所以一些2G的手机看到的实际容量会是1.7G~1.8G。而可用容量又会比实际容量再少一些，是由于系统占用以及后台程序的占用的原因，一般2G的手机刚开机的时候可用RAM会有1.3G左右，而1G的手机可用RAM有400M左右。　　2，如何节省手机RAM：　　要想节省手机RAM，需要控制后台程序的数量，这主要适用于Android手机，iOS和WP系统的机子则不存在这种问题。当然对于Android中的高达2G容量的手机，也不会存在这个问题。控制后台程序的数量除了要手动“关进程”之外，还要防止一些程序自动在后台开启，这就要用到一些第三方软件控制开机自启动项，通常这类型软件都需要获取root权限。参考资料：　　在各种单片机应用系统中，存储器关系到系统能否正常工作，通过测试有效地发现并解决存储器故障是非常重要的。　　当单片机用于实时数据采集或处理大批量数据时，仅靠片内提供的RAM是远远不够的。此时，我们可以利用单片机的扩展功能，扩展外部数据存储器。　　你能讲清DRAM、SRAM、SDRAM的各自特点和区别吗?PSRAM是SRAM，还是DRAM?
可控硅相关文章:
比较器相关文章:
存储器相关文章:
电荷放大器相关文章:
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一RAM和ROM详细分类
凡是对电脑有所了解的朋友都知道内存这玩意，可是，可能有不少朋友对内存的认识仅仅局限在RAM和ROM这两种类型，事实上，内存的种类是非常多的，从能否写入的角度来分，就可以分为RAM(随机存取存储器)和ROM(只读存储器)这两大类。每一类又可分为许多种类。以下就让我们看看内存到底有些什么种类吧！
1、RAM(Random Access
Memory，随机存取存储器)
RAM的特点是：电脑开机时，操作系统和应用程序的所有正在运行的数据和程序都会放置其中，并且随时可以对存放在里面的数据进行修改和存取。它的工作需要由持续的电力提供，一旦系统断电，存放在里面的所有数据和程序都会自动清空掉，并且再也无法恢复。
根据组成元件的不同，RAM内存又分为以下十八种：
(1) DRAM(Dynamic RAM，动态随机存取存储器)
这是最普通的RAM，一个电子管与一个电容器组成一个位存储单元，DRAM将每个内存位作为一个电荷保存在位存储单元中，用电容的充放电来做储存动作，但因电容本身有漏电问题，因此必须每几微秒就要刷新一次，否则数据会丢失。存取时间和放电时间一致，约为2~4ms。因为成本比较便宜，通常都用作计算机内的主存储器。
(2) SRAM(Static RAM，静态随机存取存储器)
静态，指的是内存里面的数据可以长驻其中而不需要随时进行存取。每6颗电子管组成一个位存储单元，因为没有电容器，因此无须不断充电即可正常运作，因此它可以比一般的动态随机处理内存处理速度更快更稳定，往往用来做高速缓存。
(3) VRAM(Video RAM，视频内存)
它的主要功能是将显卡的视频数据输出到数模转换器中，有效降低绘图显示芯片的工作负担。它采用双数据口设计，其中一个数据口是并行式的数据输出入口，另一个是串行式的数据输出口。多用于高级显卡中的高档内存。
(4) FPM DRAM(Fast Page Mode
DRAM，快速页切换模式动态随机存取存储器)
改良版的DRAM，大多数为72Pin或30Pin的模块。传统的DRAM在存取一个BIT的数据时，必须送出行地址和列地址各一次才能读写数据。而FRM
DRAM在触发了行地址后，如果CPU需要的地址在同一行内，则可以连续输出列地址而不必再输出行地址了。由于一般的程序和数据在内存中排列的地址是连续的，这种情况下输出行地址后连续输出列地址就可以得到所需要的数据。FPM将记忆体内部隔成许多页数Pages，从512B到数KB不等，在读取连续区域内的数据时，就可以通过快速页切换模式来直接读取各page内的资料，从而大大提高读取速度。
(5) EDO DRAM(Extended Data Out
DRAM，延伸数据输出动态随机存取存储器)
这是继FPM之后出现的一种存储器，一般为72Pin、168Pin的模块。它不需要像FPM DRAM那样在存取每一BIT
数据时必须输出行地址和列地址并使其稳定一段时间，然后才能读写有效的数据，而下一个BIT的地址必须等待这次读写操作完成才能输出。因此它可以大大缩短等待输出地址的时间，其存取速度一般比FPM模式快15%左右。它一般应用于中档以下的Pentium主板标准内存，后期的486系统开始支持EDO
DRAM，到96年后期，EDO DRAM开始执行。
(6) BEDO DRAM(Burst Extended Data Out
DRAM，爆发式延伸数据输出动态随机存取存储器)
这是改良型的EDO
DRAM，是由美光公司提出的，它在芯片上增加了一个地址计数器来追踪下一个地址。它是突发式的读取方式，也就是当一个数据地址被送出后，剩下的三个数据每一个都只需要一个周期就能读取，因此一次可以存取多组数据，速度比EDO
DRAM快。但支持BEDO DRAM内存的主板可谓少之又少，只有极少几款提供支持（如VIA APOLLO
VP2），因此很快就被DRAM取代了。
(7) MDRAM(Multi-Bank DRAM，多插槽动态随机存取存储器)
MoSys公司提出的一种内存规格，其内部分成数个类别不同的小储存库
(BANK)，也即由数个独立的小单位矩阵所构成，每个储存库之间以高于外部的资料速度相互连接，一般应用于高速显示卡或加速卡中，也有少数主机板用于L2高速缓存中。
(8) WRAM(Window RAM，窗口随机存取存储器)
韩国Samsung公司开发的内存模式，是VRAM内存的改良版，不同之处是它的控制线路有一、二十组的输入/输出控制器，并采用EDO的资料存取模式,因此速度相对较快，另外还提供了区块搬移功能（BitBlt），可应用于专业绘图工作上。
(9) RDRAM(Rambus DRAM，高频动态随机存取存储器)
Rambus公司独立设计完成的一种内存模式，速度一般可以达到500~530MB/s，是DRAM的10倍以上。但使用该内存后内存控制器需要作相当大的改变，因此它们一般应用于专业的图形加速适配卡或者电视游戏机的视频内存中。
(10) SDRAM(Synchronous
DRAM，同步动态随机存取存储器)
这是一种与CPU实现外频Clock同步的内存模式，一般都采用168Pin的内存模组，工作电压为3.3V。所谓clock同步是指内存能够与CPU同步存取资料，这样可以取消等待周期，减少数据传输的延迟，因此可提升计算机的性能和效率。
(11) SGRAM(Synchronous Graphics
RAM，同步绘图随机存取存储器)
SDRAM的改良版，它以区块Block，即每32bit为基本存取单位，个别地取回或修改存取的资料，减少内存整体读写的次数，另外还针对绘图需要而增加了绘图控制器，并提供区块搬移功能（BitBlt），效率明显高于SDRAM。
(12) SB SRAM(Synchronous Burst
SRAM，同步爆发式静态随机存取存储器)
一般的SRAM是非同步的，为了适应CPU越来越快的速度，需要使它的工作时钟脉冲变得与系统同步，这就是SB
SRAM产生的原因。
(13) PB SRAM(Pipeline Burst
SRAM，管线爆发式静态随机存取存储器)
CPU外频速度的迅猛提升对与其相搭配的内存提出了更高的要求，管线爆发式SRAM取代同步爆发式SRAM成为必然的选择，因为它可以有效地延长存取时脉，从而有效提高访问速度。
(14) DDR SDRAM(Double Data
Rate二倍速率同步动态随机存取存储器)
作为SDRAM的换代产品，它具有两大特点：其一，速度比SDRAM有一倍的提高；其二，采用了DLL（Delay Locked
Loop：延时锁定回路）提供一个数据滤波信号。这是目前内存市场上的主流模式。
(15) SLDRAM (Synchronize
Link，同步链环动态随机存取存储器)
这是一种扩展型SDRAM结构内存，在增加了更先进同步电路的同时，还改进了逻辑控制电路，不过由于技术显示，投入实用的难度不小。
(16) CDRAM(CACHED DRAM，同步缓存动态随机存取存储器)
这是三菱电气公司首先研制的专利技术，它是在DRAM芯片的外部插针和内部DRAM之间插入一个SRAM作为二级CACHE使用。当前，几乎所有的CPU都装有一级CACHE来提高效率，随着CPU时钟频率的成倍提高，CACHE不被选中对系统性能产生的影响将会越来越大，而CACHE
DRAM所提供的二级CACHE正好用以补充CPU一级CACHE之不足，因此能极大地提高CPU效率。
(17) DDRII (Double Data Rate Synchronous
DRAM，第二代同步双倍速率动态随机存取存储器)
是DDR原有的SLDRAM联盟于1999年解散后将既有的研发成果与DDR整合之后的未来新标准。DDRII的详细规格目前尚未确定。
(18)DRDRAM (Direct Rambus DRAM)
是下一代的主流内存标准之一，由Rambus
公司所设计发展出来，是将所有的接脚都连结到一个共同的Bus，这样不但可以减少控制器的体积，已可以增加资料传送的效率。
2、ROM(READ Only
Memory，只读存储器)
ROM是线路最简单半导体电路，通过掩模工艺，一次性制造，在元件正常工作的情况下，其中的代码与数据将永久保存，并且不能够进行修改。一般应用于PC系统的程序码、主机板上的
BIOS (基本输入/输出系统Basic Input/Output System)等。它的读取速度比RAM慢很多。
根据组成元件的不同，ROM内存又分为以下五种：
(1) MASK ROM(掩模型只读存储器)
制造商为了大量生产ROM内存，需要先制作一颗有原始数据的ROM或EPROM作为样本，然后再大量复制，这一样本就是MASK
ROM，而烧录在MASK ROM中的资料永远无法做修改。它的成本比较低。
(2) PROM(Programmable ROM，可编程只读存储器)
这是一种可以用刻录机将资料写入的ROM内存，但只能写入一次，所以也被称为“一次可编程只读存储器”(One Time
Progarmming
ROM，OTP-ROM)。PROM在出厂时，存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0(部分的PROM在出厂时数据全为0，则用户可以将其中的部分单元写入1)，以实现对其“编程”的目的。
(3) EPROM(Erasable
Programmable，可擦可编程只读存储器)
这是一种具有可擦除功能，擦除后即可进行再编程的ROM内存，写入前必须先把里面的内容用紫外线照射它的IC卡上的透明视窗的方式来清除掉。这一类芯片比较容易识别，其封装中包含有“石英玻璃窗”，一个编程后的EPROM芯片的“石英玻璃窗”一般使用黑色不干胶纸盖住，以防止遭到阳光直射。
(4) EEPROM(Electrically Erasable
Programmable，电可擦可编程只读存储器)
功能与使用方式与EPROM一样，不同之处是清除数据的方式，它是以约20V的电压来进行清除的。另外它还可以用电信号进行数据写入。这类ROM内存多应用于即插即用（PnP）接口中。
(5) Flash Memory(快闪存储器)
这是一种可以直接在主机板上修改内容而不需要将IC拔下的内存，当电源关掉后储存在里面的资料并不会流失掉，在写入资料时必须先将原本的资料清除掉，然后才能再写入新的资料，缺点为写入资料的速度太慢。
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。继续查找其他问题的答案？
其他答案(1)
匿名网友&&
您可能感兴趣的
1第14题：十进制整数95转换成二进制整数是（　　）。A．&B．0110000lC．D．2第15题：度量处理器CPU时钟频率的单位是（　　）。A．M1PS&B．MBC．MHz&D．Mbps3第16题：UPS的中文译名是（　　）。A．稳压电源B．不间断电源C．高能电源D．调压电源4第17题：已知3个字符为：a、Z和8，按它们的ASCII码值升序排序，结果是（　　）。A．8，a，ZB．a，8，ZC．a，Z，8D．8，Z，a当前位置： >
> 第5章 半导体存储器
第2节 读写存储器RAM
　　第三节　读写存储器RAM
　　本节内容：
　　一、 基本存储电路
　　二、 RAM的结构
　　三、 典型RAM芯片举例
　　四、 RAM与CPU的连接
　　&5.3.1 基本存储电路
　　一个基本存储电路存储一位二进制信息0或1。它是存储器的核心。
　　1、SRAM基本存储电路
　　SRAM的基本存储电路的核心是MOS管构成的双稳态触发器。
　　MOS(场效应)管的工作特性如左图所示。
　　MOS管构成的双稳态触发器：
　　T3、T4的g、s端连在一起，vgs=0，d、s呈现高阻，该大电阻作为负载。 双稳态触发器有两个稳定状态：
　　① 若T1导通，A=0，使T2截止，B=1，B=1又保证T1导通。该状态表示存储信息0。(A=0)。
　　② 若T1截止，A=1，使T2导通，B=0，B=0又保证T1截止。该状态表示存储信息1。(A=1)。
　　为了将信息0/1写入或读出触发器，就需要加控制电路。加入控制电路的基本存储单元如下图：
　　写操作：CPU送出地址信号、数据信号D和写入信号R/W=0。地址信号分成行地址和列地址，行地址经&行选择译码&产生行选择线信号，使该基本存储电路被选中，T5、T6导通;列地址经&列选择译码&产生列选择线信号，使T7、T8导通。R/W=0，三态缓冲器A1、A3导通，A2禁止，数据信号D经A1、A3、T7、T8、T5、T6进入该基本存储电路。
　　如写入1，则I/O=1、I/O=0，它们使A=1、B=0，T1截止、T2导通，即数据1被写入。
　　如写入0，则I/O=0、I/O=0，它们使A=0、B=1，T1导通、T2截止，即数据0被写入。
　　在写入完成后，地址信号消失，T5、T6、T7、T8截止，双稳态电路保持写入的信息不变。或者说，写入过程相当于将输入电荷存储到T1、T2的栅极上。在写入信号和选择信号消失后，两个作为负载电阻的T3、T4和电源Vcc相连，从而可以不断地往T1、T2的栅极补充电荷(T3给T2、T4给T1补充)，加上T1、T2互相控制，能够保持住所写入的数据。
　　读操作：CPU送出地址信号，R/W=1。T5、T6、T7、T8导通，R/W=1，三态缓冲器A2导通，A1、A3禁止，基本存储电路A点状态经T5、T7、A2送至数据线D。A=1表示D=1，A=0表示D=0。在读出后，基本存储电路的状态不发生变化，即读操作是非破坏性的。
　　SRAM的特点：
　　(1) 采用CMOS电路构成，读出/写入速度快(5～15ns)。
　　(2) 所用管子数目多，单个器件的容量小，如256&4，16Kb&1，64Kb&8。
　　(3) T1、T2总有一个处于导通状态，使得SRAM的功耗较大。
　　2、 DRAM基本存储电路(单管DRAM基本存储电路)
　　数据以电荷形式存在电容C上，当C上有电荷，表示信息1;当C上无电荷，表示信息0。
　　写操作时，&行选择信号&为1，Q导通，若&列选择信号&为1，该基本存储电路被选中，由&数据输入/输出线&送来的信息通过刷新放大器和Q管送入到电容C。
　　读操作时，&行选择信号&为高电平，使存储矩阵中该行的所有基本存储电路的Q管导通，&刷新放大器&读取对应电容C上的电压值，刷新放大器的灵敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合为逻辑&0&或逻辑&1&。&列选择信号&所选中的基本存储电路输出数据。
　　在读出过程中，选中行上所有基本存储电路中的电容均受到打扰，为了在读出之后，仍能保存所容纳的信息，刷新放大器对这些电容上的电压值读取之后又立即进行重写。
　　DRAM的特点：
　　(1) 利用电容存储电荷的原理来存储信息的。由于电容会逐渐放电，所以，必须对DRAM中的电容不断地补充电荷，这一过程称为刷新。
　　(2) 典型的刷新周期为2ms，一般用专门的DRAM控制器控制刷新，其刷新过程称为刷新周期。
　　(3) 所用MOS管较SRAM少，芯片位密度较高，如32Kb&1，16Mb&1。
　　(4) 功耗较小。
　　&5.3.2 RAM的结构
1、 存储体&
　　存储芯片中全部基本存储电路的集合称为&存储体&。存储体中的基本存储电路按矩阵排列，称为&存储矩阵&。 存储矩阵有N&1、N&4、N&8结构。&
　　下图是一个4096&1的存储芯片的逻辑示意图和结构示意图。
　　　　　　　
　　　　　　
2、 外围电路&
　　&（1）&地址译码。&
　　　　　 4Kb&1的存储器有4096个存储单元，选择某一单元需要12根地址信号（212=4096），它们被分为行地址和列地址。&
　　　(2）&I/O电路（输出驱动）。&
　　　(3）&读写控制电路。R/W。&
　　　(4）&片选信号，CE或CS。&
　　　　　 微机存储器由多个存储芯片组成，CPU读写存储器时，必须选中一个芯片，该选择信号称为&片选信号&，一般用CE或CS表示。只有被选中的芯片（CE/CS有效），才能读出或写入数据。&
　　　(5）&三态缓冲器（图中未画出）&
　　　　　 用于连接CPU数据总线和存储器数据总线。当三态缓冲器选通时，CPU才能与存储器交换数据。否则，CPU与存储器断开。&
　　　(6）&刷新电路（图中未画出，仅DRAM存储器需要）&
　　　　　　 用于控制DRAM刷新。
3、 地址译码方法&
　　　（1） 单译码（N&8）&
　　　　以32&8存储器为例。需要5根地址线（A4～A0），地址译码后，同时访问存储器中的8位。
NX8存储器,单个
芯片同时输入/输
出一字节地所有8
位采用单译码
（2） 双译码（N&1）&
　　　　　　以1024&1存储器为例。需要10根地址线（210=1024），A4～A0地址译码后，得到32根行选择线X32～X1，选中存储矩阵的某一行;A9～A5地址译码后,得到32根列选择线Y32～Y1，选中存储矩阵的某一列。行和列均被选中的单元可以写入或读出。&
三、 典型RAM芯片举例&
　　　1、 Intel 2114芯片（1Kb&4）&
　　　　 该芯片有6个基本存储单元，排列成64&64矩阵，10根地址信号线（210=1024）译码后选中芯片中的4位。&
　　　存储器中的数据经&输入/输出三态门&与数据总线相连。由片选信号CS和读写信号R/W共同控制三态门。当CS=0，R/W=0，输入三态门打开，数据总线来的数据被写入存储器。当CS=0，R/W=1，输出三态门打开，存储器中的数据输出到数据总线。&
　　　2114的读写时序如下图。
　　　（1） 读操作&
　　　①&存储器收到地址总线上来的地址信号后，经过一定时间，片选信号CS有效（片选信号CS由地址信号译码产生）。&
　　　②&片选信号CS有效后，经过时间tCX，存储器开始输出数据。输出数据稳定后，CPU获得数据。从CS有效到数据稳定的时间是tCD。
　　　③tOTD：恢复时间，用于存储器内部操作。从输出数据稳定至可以输入新的地址的时间&
　　　④&地址信号消失后，数据维持的时间是tOHA。
　　　⑤&从存储器获得地址信号，到输出数据稳定的时间，称为&存取时间&tA。&
　　　⑥&从存储器获得地址信号，到允许下次地址信号出现的时间，称为&读周期&tRC。&tRC=tA+tOTD。&
　　　（2）写操作
　　　写周期是指：启动一次写操作至启动下一次写操作的时间。&
　　　tA：存取时间（写入时间），从地址有效到数据写入。&
　　　tAW：地址建立时间，从地址出现到稳定。&
　　　tW：写脉冲宽度。&
　　　tWR：写操作恢复时间，从数据写入到可以输入新地址的时间，用于存储器内部操作。&
　　　tDW：数据有效时间，从数据稳定到数据写入。&
　　　tDH：数据保持时间，写信号无效后，输入数据应保持的时间。
　　　写周期对时序的要求是：①地址建立时间tAW（从地址输入到稳定）应尽量短，在写入信号WE有效前，地址已稳定。
　　　　　　　　　　　　　　②写脉冲宽度tW应满足要求。 写周期tWC=tAW+tW+tWR。&
　　　2、Intel 2164芯片（64Kb&1）&
　　　（1）、外部结构&
　　　&Intel 2164&是64Kb&1 DRAM芯片，其位密度较高，选择其中某个基本存储电路需要16根地址信号，为了减少引腿数目，对于高密度DRAM，一般使行地址和列地址共用一组引腿，并设置行地址选通信号RAS和列地址选通信号CAS，在内部设置行地址寄存器和列地址寄存器。Intel 2164的引脚图及逻辑符号如下图：&
列地址选通
行地址选通
　　　先在引脚A7～A0上提供行地址RA7～RA0，并使 有效，芯片把该行地址锁存在行地址锁存器中，再在引脚A7～A0上提供列地址CA7～CA0，根据行地址RA7～RA0和列地址CA7～CA0，选中一个基本存储电路。&
　　　（2）、内部结构&
　　　　　　 该芯片的内部结构如下图，包括存储体、行地址锁存器、时钟控制电路、1/4 I/O门、数据输出缓冲器、数据输入缓冲器等部分构成。&
　　　64K存储体由4个128&128存储矩阵、4个128读出放大器、2个1/128行译码器和2个1/128列译码器构成。行地址中的RA6～RA0同时加到4个存储矩阵上，在每个存储矩阵中均选中一行，共有4&128个基本存储电路被选中，它们的信息被选通至4&128个读出放大器。列地址中的CA6～CA0也同时加到4个存储矩阵上，在每个存储矩阵中均选中一列。这样，经RA6～RA0和CA6～CA0，选中4个基本存储电路。最后，由RA7和CA7控制&1/4 I/O&门&选中其中一个基本存储电路（RA7由&8位地址缓冲器&即行地址寄存器提供，CA7实际使用经&列时钟缓冲器&的CAS代替）。&
　　　（3）、工作时序&
　　　　读周期工作时序：&
　　　①&先在A7～A0引脚上提供行地址，在tASR时间后使行地址选通信号RAS有效，把行地址锁存在内部的行地址锁存器中。读周从RAS有效开始，在RAS有效后，A7～A0引脚上的行地址应至少保持tRAH时间。&
　　　②&再在A7～A0引脚上提供列地址，在tASC时间后使列地址选通信号CAS有效，在CAS有效后，A7～A0引脚上的列地址还应至少保持tCAH时间。行地址和列地址选中一个基本存储电路。&
　　　③&读信号（WE=1）应在CAS有效前tRCS有效。
　　　④&在CAS有效tCAC后，数据输出线Dout开始输出数据。如果从读周期开始（RAS有效）计算，数据在tRAC后输出。为了保证数据可靠读出，RAS有效的时间tRAS应满足一定的宽度。&
　　　⑤&RAS当变高后，对存储电路中的电容进行预充电，预充电时间为tRP，因此，整个读周期的时间tRC=tRAS+tRP。&
　　　写周期工作时序：
　　　　　&
　　　①&行地址-&RAS有效-&行地址保持-&列地址-&CAS有效-&列地址保持。行地址和列地址选中一个基本存储电路。&
　　　②&写信号（WE=0）应在CAS有效前tWCS有效。为了保证可靠写入数据，写信号的宽度至少应为tWP。&
　　　③&数据信号CAS在有效的下降沿被写入，但数据信号应在CAS有效tDS前有效，且在CAS有效后应维持tDH。&
　　　④&整个写周期的时间tRC=tRAS+tRP。
　　　读-修改-写周期工作时序：&
　　　在指令中，常要对某个内存单元（8个基本存储电路）的内容读出进行修改，然后再写回这一单元。为了提高操作速度，在存储器中设计了&读-修改-写&周期。
　　　这一周期的性质类似于读周期和写周期的组合，但它不是由两个单独的读周期和写周期结合起来的，而是在RAS和CAS同时有效的情况下，由WE信号先实现读出（①，WE=1），在修改后又实现写入（②，WE=0）。&
　　　页模式读周期工作时序：&
　　　在指令中常要求数据块操作，为了提高数据传送的速度，可采用页模式操作。即维持行地址不变（RAS不变），由连续的CAS信号对不同的列地址进行操作。每个CAS操作一个内存单元。（CAS信号的数量要受RAS信号宽度的限制）。&
　　　首先给存储器指定行地址，然后连续指定几个列地址。在每次列地址有效tASC时间后，CAS信号有效，在CAS信号有效后tCAC时间，数据被读出。&
　　　当行地址（CPU访问地址的高位）不变，几个列地址（CPU访问地址的低位）对应几个内存单元，这几个内存单元称为一&页&，故这种内存操作方式称为&页模式&。如，列地址为8位，则一页等于256字节。
　　　在页模式操作时，可实现存储器读、存储器写、读-修改-写操作。上图为页模式读操作时序。页模式操作提高了数据传送的速度，又称为&快速页模式FPM（fast page mode）&。&
　　　刷新周期工作时序：&
与一般的存储器刷新方式类似，Intel 2164的刷新周期只需行地址（称为&唯刷新方式&）。先在A7～A0上提供行地址，然后使 有效，选中存储体中的一行或几行，由&读出放大器&实施刷新。对于Intel 2164，存储体由4个128&128矩阵构成，每次刷新在4个128&128矩阵中均选中一行，经过128个刷新周期即可完成整个存储体的刷新。在刷新过程中，由于 始终无效，故数据不会读出至Dout线上。
四、 RAM与CPU的连接&
　　　1、 RAM芯片组的连接&
　　　　 以8个4096&1芯片连接成一组4KB的芯片组为例。
　　　连接方法：&
　　　　&①&每一片4096&1芯片输出一位数据，8片输出数据一字节D7～D0。&
　　　　&②&8片的 连接在一起，同时被选中。&
　　　　&③&8片的 连接在一起，同时被读/写。&
　　　　&④&8片的地址线A11～A0连接在一起。&
　　　2、 4KB RAM的连接（全译码）&以8片Intel 2114（1Kb&4）构成4KB RAM为例。 每片Intel 2114需要10根地址线A9～A0，每片输出4位数据，两片构成一组，输出一字节8位数据。
　 　每组的两片应同时被访问，因此，其地址信号A9～A0连接在一起，读/写信号也连接在一起。&
　　 用地址信号A15～A10译码输出（0～63）选择某组存储器。 　　　
组内地址A9～A0
地址范围（A15～A0）
11,1111（03FFH）
11,1111（07FFH）
11,1111（0BFFH）
11,1111（0FFFH）
　　　在这种连接方式中，全部高位地址A15～A10（A9～A0为芯片组的组内地址）均参与译码选择芯片组，称为&全译码&。其特点是，每一组的地址是唯一的。&
　　　3、 4KB RAM的连接（线译码）&
　　　　 &线译码&方式：单独用一根地址线选择芯片组。例如，用A10=0选0组，A11=0选1组，A12=0选2组，A13=0选3组。&
　　　线译码的特点是：&
　　　①&直接用某根地址线选择芯片组，不需要地址译码器。&
　　　②&一组芯片有多组地址。&
　　　　以0组为例（A10=0选中0组）。 　
00,H)～ 11,1111(03FFH)
00,H)～ 11,1111(0BFFH)
00,H)～ 11,1111(FBFFH)
Copyright &
elecfans.com.All Rights Reserved}