对不起，您要访问的页面暂时没有找到，您可以：数字信号处理ch4_5IIR数字滤波器的基本结构-工作总结范文网
全站搜索：
您现在的位置：&>&&>&计算机软件及应用
数字信号处理ch4_5IIR数字滤波器的基本结构
数字信号处理(Digital Signal Processing)信号与系统系列课程组 国家电工电子教学基地IIR数字滤波器设计的基本思想模拟低通滤波器设计 模拟域频率变换 脉冲响应不变法 双线性变换法 IIR数字滤波器的基本结构 利用MATLAB设计IIR DFIIR数字滤波器的基本结构直接型结构级联型结构并联型结构IIR数字滤波器的基本结构IIR数字滤波器的直接型结构?i b z ?i MH ( z) ?1? ?a j zj ?1i ?0 N?j? ? bi z ?ii ?0MY ( z) H 2 ( z) ? W ( z) 11? ?a j z? jj ?1NW ( z) H1 ( z) ? X ( z)w[k ] ? b0 x[k ] ? b1 x[k ? 1] ? ? ? bN x[k ? M ] y[k ] ? w[k ] ? a1 x[k ? 1] ? a2 x[k ? 2] ? ? ? a N x[k ? N ]IIR数字滤波器的基本结构IIR数字滤波器的直接型结构直接 I 型结构设 M =Nw[k ] ? b0 x[k ] ? b1 x[k ? 1] ? ? ? bN x[k ? N ]x[k]z ?1 z ?1 z ?1 z ?1b0b1 b2y[k ] ? w[k ] ? a1 x[k ? 1] ? a2 x[k ? 2] ? ? ? a N x[k ? N ]w[k]? a1? a2y[k ]z ?1 z ?1??1 ? z ? a N ?1bN? aNIIR数字滤波器的基本结构z ?1IIR数字滤波器的直接型结构直接 I 型结构 交换H1(z) H2(z)两级联子系统的级联顺序x[k]? a1? a2b0y[k ]z ?1 z?1z ?1 b1 z ?1 z ?1 z ?1b2? z ?1 ? a N ?1?? aNz ?1bN将H2(z)系统的延时器与H1(z)系统的延时器共用IIR数字滤波器的基本结构IIR数字滤波器的直接型结构直接 II 型结构x[k]? a1? a2b0y[k ]z ?1 z ?1b1 b2? z ?1 ? a N ?1?? aNz ?1bNIIR数字滤波器的基本结构IIR数字滤波器的直接型结构转置直接 II 型结构x[k]b0b1y[k ]z ?1? a1? a2b2 z ?1? z ?1? ? aN ? 1bNz ?1? aNIIR数字滤波器的基本结构IIR数字滤波器的直接型结构IIR数字滤波器的直接型结构优缺点优点：简单直观缺点：1. 改变某一个{ak }将影响所有的极点。 2. 改变某一个{bk }将影响所有的零点。 3. 对有限字长效应太敏感，容易出现不稳定现象。 对于三阶以上的IIR滤波器，几乎都不采用直接型 结构，而是采用级联型、并联型等其他形式的结构。IIR数字滤波器的基本结构IIR数字滤波器的级联型结构将滤波器系统函数H(z)的分子和分母分解为一 阶和二阶实系数因子之积的形式H ( z) ? K?1 ?1 ?2 ( 1 ? z z ) ( 1 ? ? z ? ? z ) ? k ? 1, k 2, k ?1 ?1 ?2 ( 1 ? p z ) ( 1 ? ? z ? ? z ) ? ? k 1, k 2, k k ?1 k ?1 k ?1 N1 k ?1 N2 M1 M2二阶基本节H ( z) ? A ?L1 ? ? 1,i z ?1 ? ? 2,i z ?2i ?1 1 ??1,i z ? ? 2,i z?1?2? A ? H i ( z)i ?1L画出各二阶基本节的直接型结构，再将它们级联。IIR数字滤波器的基本结构IIR数字
上一篇： 下一篇：
All rights reserved Powered by
copyright &copyright 。文档资料库内容来自网络，如有侵犯请联系客服。您现在的位置：
基于FPGA的数字信号处理(第2版)/EDA精品智汇馆
&&&&高亚军编著的《基于FPGA的数字信号处理(第2版)》围绕Xilinx新一代28nm工艺芯片7系列FPGA，结合Xilinx新一代开发工具Vivado以及针对算法开发的Vivado HLS和System Generator，讲解了数字信号处理中的经典算法在FPGA上的实现方法。这些算法既包括常规的加减乘除、累加、开方和CORDIC算法，也包括经典的FIR滤波器、数字频率合成器、用于多速率信号处理的多相滤波器、级联积分梳状(CIC)滤波器、半带滤波器以及基2和基4快速傅里叶变换(FFT)处理器所涉及的相关算法。与第1版相比，第2版保持了第1版的主题――如何将理论算法转化为工程实现，同时为了突出这个主题，新增了算法的Matlab代码描述，以帮助读者理解这一转化过程；此外，还增加了部分算法的System Generator模型，进一步帮助读者深入理解并借鉴。在此基础上，本书还讲解了FPGA实现时的一些细节问题如复位、跨时钟域设计等，这部分内容也体现了Xilinx提出的UltraFast设计方法学所倡导的设计理念。总之，本书既有宏观算法的理论描述，又有微观算法的具体工程实现。&&&&本书对于从事数字信号处理的专业人员是一本很好的参考书，也可作为电子工程、通信工程及相关专业高年级本科生和低年级研究生的参考书。
第1章&&现场可编程门阵列技术分析&&1.1&&FPGA内部结构分析&&&&1.1.1&&FPGA在大规模集成电路中的定位&&&&1.1.2&&传统的FPGA内部结构分析&&&&1.1.3&&SoC FPGA内部结构分析&&1.2&&FPGA设计流程分析&&&&1.2.1&&传统的FPGA设计流程&&&&1.2.2&&SoC FPGA设计流程&&1.3&&FPGA调试方法分析&&&&1.3.1&&ILA使用方法&&&&1.3.2&&VIO使用方法&&参考文献第2章&&跨越鸿沟：从算法到硬件实现&&2.1&&数字信号处理系统架构分析&&2.2&&数字信号处理系统设计方法&&&&2.2.1&&传统的RTL设计方法&&&&2.2.2&&基于模型的设计方法&&&&2.2.3&&高层次综合设计方法&&&&2.2.4&&三种设计方法的融合&&2.3&&FPGA设计性能描述指标&&2.4&&FPGA设计中的数据格式&&&&2.4.1&&浮点数基础知识&&&&2.4.2&&定点数基础知识&&&&2.4.3&&浮点数与定点数的比较&&&&2.4.4&&浮点数到定点数的转换&&2.5&&Xilinx开发工具对浮点数与定点数的支持&&&&2.5.1&&System Generator对浮点数与定点数的支持&&&&2.5.2&&Vivado HLS对浮点数与定点数的支持&&参考文献第3章&&数字信号处理中的基本运算&&3.1&&加法运算&&&&3.1.1&&一位全加器&&&&3.1.2&&二进制加法原理&&&&3.1.3&&复数加法&&&&3.1.4&&加法树与加法链&&3.2&&累加运算&&&&3.2.1&&累加原理&&&&3.2.2&&顺序累加器&&&&3.2.3&&滑动累加器&&3.3&&乘法运算&&&&3.3.1&&二进制乘法原理&&&&3.3.2&&基于移位相加的乘法器&&&&3.3.3&&基于ROM的乘法器&&&&3.3.4&&与固定数相乘的乘法器（KCM）&&&&3.3.5&&复数乘法&&3.4&&除法运算&&&&3.4.1&&基于恢复余数（Restoring）算法的除法器&&&&3.4.2&&基于不恢复余数（Non-Restoring）算法的除法器&&&&3.4.3&&基于级数展开算法的除法器&&&&3.4.4&&基于Newton-Raphson算法的除法器&&3.5&&开方运算&&&&3.5.1&&基于不恢复余数算法的开方运算&&&&3.5.2&&基于非线性IIR滤波器算法的开方运算&&&&3.5.3&&复数求模&&3.6&&CORDIC算法&&&&3.6.1&&CORDIC算法之圆周系统及其数学应用&&&&3.6.2&&CORDIC算法之线性系统及其数学应用&&&&3.6.3&&CORDIC算法之双曲系统及其数学应用&&&&3.6.4&&统一的CORDIC算法形式&&&&3.6.5&&CORDIC算法的硬件实现&&参考文献第4章&&FIR数字滤波器&&4.1&&FIR滤波器基本理论&&&&4.1.1&&直接型结构的FIR滤波器&&&&4.1.2&&转置型结构的FIR滤波器&&&&4.1.3&&线性相位FIR滤波器&&4.2&&串行FIR滤波器&&&&4.2.1&&基于移位寄存器的串行FIR滤波器&&&&4.2.2&&基于双端口RAM的串行FIR滤波器&&&&4.2.3&&系数对称的串行FIR滤波器的设计&&&&4.2.4&&两种串行结构的FIR滤波器性能比较&&4.3&&全并行FIR滤波器&&&&4.3.1&&基于直接型结构的全并行FIR滤波器&&&&4.3.2&&基于转置型结构的全并行FIR滤波器&&&&4.3.3&&基于脉动结构的全并行FIR滤波器&&&&4.3.4&&系数对称的全并行FIR滤波器的设计&&&&4.3.5&&三种全并行结构的FIR滤波器性能比较&&4.4&&半并行FIR滤波器&&&&4.4.1&&基于移位寄存器的半并行FIR滤波器&&&&4.4.2&&基于多片双端口RAM的半并行FIR滤波器&&&&4.4.3&&基于单片单端口RAM的半并行FIR滤波器&&&&4.4.4&&系数对称的半并行FIR滤波器的设计&&&&4.4.5&&三种半并行结构的FIR滤波器性能比较&&4.5&&分布式FIR滤波器&&&&4.5.1&&分布式算法原理&&&&4.5.2&&串行分布式FIR滤波器&&&&4.5.3&&全并行分布式FIR滤波器&&&&4.5.4&&半并行分布式FIR滤波器&&&&4.5.5&&三种分布式FIR滤波器性能比较&&4.6&&快速卷积型FIR滤波器&&&&4.6.1&&线性卷积的计算方法及运算量分析&&&&4.6.2&&圆周卷积的计算方法及运算量分析&&&&4.6.3&&从线性卷积到FFT的跨越&&&&4.6.4&&计算长数据序列线性卷积的两种算法&&&&4.6.5&&应用重叠保留法实现高阶FIR滤波器&&4.7&&多通道FIR滤波器&&4.8&&多频响FIR滤波器&&4.9&&总体性能分析&&参考文献第5章&&直接数字频率合成&&5.1&&基于IIR滤波器的DDS&&5.2&&基于LUT的DDS&&&&5.2.1&&常规型基于LUT的DDS&&&&5.2.2&&通过LFSR改善SFDR&&&&5.2.3&&通过Taylor级数改善SFDR&&&&5.2.4&&利用对称性压缩存储波形&&5.3&&基于双模互质算法的DDS&&&&5.3.1&&双模互质算法的基本原理&&&&5.3.2&&双模互质算法的硬件实现&&5.4&&基于CORDIC算法的DDS&&5.5&&多通道DDS&&5.6&&多路并行DDS&&5.7&&产生其他波形&&参考文献第6章&&多速率信号处理&&6.1&&抽取和抽取滤波器&&6.2&&插值和插值滤波器&&6.3&&分数速率的转换&&6.4&&六个恒等式及其典型应用&&6.5&&多相滤波器&&&&6.5.1&&多相抽取滤波器的基本理论&&&&6.5.2&&多相抽取滤波器的硬件实现&&&&6.5.3&&多相插值滤波器的基本理论&&&&6.5.4&&多相插值滤波器的硬件实现&&6.6&&CIC滤波器&&&&6.6.1&&CIC滤波器基本理论&&&&6.6.2&&CIC滤波器的位增长问题&&&&6.6.3&&CIC滤波器应用于抽取系统中&&&&6.6.4&&CIC滤波器应用于插值系统中&&6.7&&半带滤波器&&&&6.7.1&&半带滤波器的基本理论&&&&6.7.2&&半带滤波器应用于抽取系统中&&&&6.7.3&&半带滤波器应用于插值系统中&&参考文献第7章&&快速傅里叶变换&&7.1&&从DFT到FFT一&&7.2&&基2FFT处理器&&&&7.2.1&&基2FFT算法原理&&&&7.2.2&&基2FFT算法特征分析&&&&7.2.3&&基2原位运算FFT处理器&&&&7.2.4&&基2SDF流水结构FFT处理器&&&&7.2.5&&基2MDC流水结构FFT处理器&&7.3&&基4FFT处理器&&&&7.3.1&&基4FFT算法原理&&&&7.3.2&&基4FFT算法特征分析&&&&7.3.3&&基4SDF流水结构FFT处理器&&&&7.3.4&&基4MDC流水结构FFT处理器&&&&7.3.5&&基4SDC流水结构FFT处理器&&7.4&&几种流水结构FFT处理器的比较&&7.5&&IFFT与FFT的关系&&参考文献第8章&&一些细节问题&&8.1&&LUT不只是逻辑函数发生器&&8.2&&合理使用触发器&&&&8.2.1&&避免过多控制集&&&&8.2.2&&避免使用锁存器&&8.3&&Block RAM不只是数据存储&&&&8.3.1&&Block RAM配置方式&&&&8.3.2&&Block RAM应用案例&&8.4&&DSP48E1不只是乘法器&&&&8.4.1&&DSP48E1基本结构&&&&8.4.2&&DSP48E1应用案例&&8.5&&关于复位&&8.6&&跨时钟域的设计&&&&8.6.1&&同步时钟的跨时钟域设计&&&&8.6.2&&异步时钟的跨时钟域设计&&参考文献后记(window.slotbydup=window.slotbydup || []).push({
id: '2014386',
container: s,
size: '234,60',
display: 'inlay-fix'
(19人评价)
&&|&&1次下载&&|&&总176页&&|
您的计算机尚未安装Flash，点击安装&
阅读已结束，如需下载到电脑，请使用积分（）
下载：60积分
0人评价39页
0人评价130页
0人评价73页
0人评价15页
0人评价3页
所需积分：（友情提示：大部分文档均可免费预览！下载之前请务必先预览阅读，以免误下载造成积分浪费！）
（多个标签用逗号分隔）
文不对题，内容与标题介绍不符
广告内容或内容过于简单
文档乱码或无法正常显示
文档内容侵权
已存在相同文档
不属于经济管理类文档
源文档损坏或加密
若此文档涉嫌侵害了您的权利，请参照说明。
我要评价：
下载：60积分}