学习dsp与fpga哪个好就业
学习dsp与fpga哪个好就业
08-09-20 &匿名提问
学DSP吧，DSP是数字信号处理处理芯片，可以实现大量数字信号的高速运算，因此可以用于图像、视频处理这类数据量大的场合。因此学习DSP不但可以去科研院所，还可以去一些进行视频图像处理芯片开发的公司。FPGA是可编程硬件。这是一个相对比较新的领域，国外很多大公司比如intel，HP等也只是有专门的研发队伍进行此研究领域的研发，尚未有很多产品投向市场。在国内还不成熟，国内本来就没有很多公司愿意投入大量资金做研发，做FPGA的公司就更少了。至于难易程度要看你准备掌握到什么深度了。FPGA开发要用硬件编程语言，与软件完全不同。而DSP一般提供了与C语言类似的API，如果你学过C的话可能相对比较熟悉DSP的编程。
请登录后再发表评论!
这个无所谓哪个好不好就业，在我看来只要你学的好是人才哪个专业就业都没有问题，在大学期间扎实基础，如果遇到了有关问题可以去赛微电子技术论坛
请登录后再发表评论!CPU/DSP/GPU/FPGA vs智能芯片的高效能结构a year ago2收藏分享举报{&debug&:false,&apiRoot&:&&,&paySDK&:&https:\u002F\u002Fpay.zhihu.com\u002Fapi\u002Fjs&,&wechatConfigAPI&:&\u002Fapi\u002Fwechat\u002Fjssdkconfig&,&name&:&production&,&instance&:&column&,&tokens&:{&X-XSRF-TOKEN&:null,&X-UDID&:null,&Authorization&:&oauth c3cef7c66aa9e6a1e3160e20&}}{&database&:{&Post&:{&&:{&isPending&:false,&contributes&:[],&title&:&CPU\u002FDSP\u002FGPU\u002FFPGA vs智能芯片的高效能结构&,&author&:&li-nina-43&,&content&:&\u003Cp\u003E在过去的五十年内，半导体技术基本上按照摩尔定律发展，但如何让用户在应用层能够充分发挥海量晶体管的计算能力，这对半导体集成电路的计算结构设计提出了更大的挑战。随着机器学习和智能技术的不断发展，基于深度学习神经网络的智能计算对计算效率提出了更大的需求。\u003C\u002Fp\u003E\u003Cp\u003E今天，摩尔精英团队有幸邀请到复旦大学王伶俐教授来摩尔直播做客，与大家一起直播探讨智能时代的计算结构。\u003C\u002Fp\u003E\u003Cp\u003E【分享主题】智能时代的计算结构探讨\u003C\u002Fp\u003E\u003Cp\u003E【分享时间】日20:00（北京时间）\u003C\u002Fp\u003E\u003Cp\u003E【分享平台】摩尔直播APP\u003C\u002Fp\u003E\u003Cp\u003E【分享大纲】\u003C\u002Fp\u003E\u003Cp\u003E\u003Cb\u003E1.
引言：\u003C\u002Fb\u003E\u003Cb\u003E超算划算吗？\u003C\u002Fb\u003E\u003C\u002Fp\u003E\u003Cp\u003E\u003Cb\u003E2.
\u003C\u002Fb\u003E\u003Cb\u003E已有的芯片结构比较：\u003C\u002Fb\u003E\u003Cb\u003ECPU\u002FDSP\u002FGPU\u002FFPGA\u003C\u002Fb\u003E\u003C\u002Fp\u003E\u003Cp\u003E\u003Cb\u003E3.
\u003C\u002Fb\u003E\u003Cb\u003E智能芯片的计算结构探讨\u003C\u002Fb\u003E\u003C\u002Fp\u003E\u003Cp\u003E1)
\n国内外现状\u003C\u002Fp\u003E\u003Cp\u003E2)
\nAlexNet\nCNN高效能结构\u003C\u002Fp\u003E\u003Cp\u003E3)
\nDPM目标检测的高效能结构\u003C\u002Fp\u003E\u003Cp\u003E4)
\n面向图像识别的CGRA结构\u003C\u002Fp\u003E\u003Cp\u003E\u003Cb\u003E4.
Q&A\u003C\u002Fb\u003E\u003C\u002Fp\u003E\u003Cp\u003E【嘉宾简介】\u003C\u002Fp\u003E\u003Cp\u003E\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n王伶俐，复旦大学教授，博士生导师，上海市浦江人才，IEEE Council on Electronic Design Automation (CEDA) Shanghai Chapter主席。1998年4月去英国攻读博士，2001年2月开始在Altera公司（现被Intel收购）欧洲研发中心从事FPGA研发。2005年4月人才引进到复旦大学专用集成电路与系统国家重点实验室工作至今。主要从事高效能芯片结构及其嵌入式系统的教学、研究和应用加速。共发表学术论文100余篇，其中被SCI\u002FEI检索80余篇。2014年至今担任International Conference on Field\nProgrammable Technology国际会议指导委员会成员。
\u003Cbr\u003E\u003C\u002Fp\u003E\u003Cp\u003E【如何观看】\u003C\u002Fp\u003E\u003Cp\u003E1、扫描下方二维码，关注公众号；\u003C\u002Fp\u003E\u003Cp\u003E2、点击首条消息，报名活动；\u003C\u002Fp\u003E\u003Cp\u003E3、下载APP，使用已报名手机号登录；\u003C\u002Fp\u003E\u003Cfigure\u003E\u003Cnoscript\u003E\u003Cimg src=\&https:\u002F\u002Fpic3.zhimg.com\u002Fv2-4e5a04c2d577b257c0dd0d5f4af541d9_b.jpg\& data-rawwidth=\&750\& data-rawheight=\&1334\& class=\&origin_image zh-lightbox-thumb\& width=\&750\& data-original=\&https:\u002F\u002Fpic3.zhimg.com\u002Fv2-4e5a04c2d577b257c0dd0d5f4af541d9_r.jpg\&\u003E\u003C\u002Fnoscript\u003E\u003Cimg src=\&data:image\u002Fsvg+utf8,&svg%20xmlns='http:\u002F\u002Fwww.w3.org\u002FFsvg'%20width='750'%20height='1334'&&\u002Fsvg&\& data-rawwidth=\&750\& data-rawheight=\&1334\& class=\&origin_image zh-lightbox-thumb lazy\& width=\&750\& data-original=\&https:\u002F\u002Fpic3.zhimg.com\u002Fv2-4e5a04c2d577b257c0dd0d5f4af541d9_r.jpg\& data-actualsrc=\&https:\u002F\u002Fpic3.zhimg.com\u002Fv2-4e5a04c2d577b257c0dd0d5f4af541d9_b.jpg\&\u003E\u003C\u002Ffigure\u003E\u003Cp\u003E感谢大家长期以来对摩尔精英和摩尔直播的支持，2017年，我们将继续邀请重量级名企高管、名校学者、技术大咖为大家带来思想的碰撞。\u003C\u002Fp\u003E\u003Cp\u003E为了能让大家更好的交流，我们建立了摩尔直播学习群，希望大家能在2017年结交更多志同道合的朋友。\u003C\u002Fp\u003E\u003Cp\u003E摩尔直播学习群，群主微信号：moore-nina\u003C\u002Fp\u003E\u003Cp\u003E（加群主，注明：姓名+单位+职业）
\u003C\u002Fp\u003E&,&updated&:new Date(&T07:18:49.000Z&),&canComment&:false,&commentPermission&:&anyone&,&commentCount&:0,&collapsedCount&:0,&likeCount&:2,&state&:&published&,&isLiked&:false,&slug&:&&,&isTitleImageFullScreen&:false,&rating&:&none&,&titleImage&:&https:\u002F\u002Fpic2.zhimg.com\u002Fv2-aef9d11a6b9c295c2419e_r.jpg&,&links&:{&comments&:&\u002Fapi\u002Fposts\u002F2Fcomments&},&reviewers&:[],&topics&:[{&url&:&https:\u002F\u002Fwww.zhihu.com\u002Ftopic\u002F&,&id&:&&,&name&:&芯片（集成电路）&},{&url&:&https:\u002F\u002Fwww.zhihu.com\u002Ftopic\u002F&,&id&:&&,&name&:&中央处理器 (CPU)&},{&url&:&https:\u002F\u002Fwww.zhihu.com\u002Ftopic\u002F&,&id&:&&,&name&:&深度学习（Deep Learning）&}],&adminClosedComment&:false,&titleImageSize&:{&width&:1200,&height&:600},&href&:&\u002Fapi\u002Fposts\u002F&,&excerptTitle&:&&,&tipjarState&:&closed&,&annotationAction&:[],&sourceUrl&:&&,&pageCommentsCount&:0,&hasPublishingDraft&:false,&snapshotUrl&:&&,&publishedTime&:&T15:18:49+08:00&,&url&:&\u002Fp\u002F&,&lastestLikers&:[{&bio&:&一个人要像一支队伍，爱自由，有召唤，不气馁&,&isFollowing&:false,&hash&:&d85ae79d3b586b507da5&,&uid&:28,&isOrg&:false,&slug&:&sabrina-lu&,&isFollowed&:false,&description&:&&,&name&:&Sabrina Lu&,&profileUrl&:&https:\u002F\u002Fwww.zhihu.com\u002Fpeople\u002Fsabrina-lu&,&avatar&:{&id&:&v2-b66ebfc06&,&template&:&https:\u002F\u002Fpic7.zhimg.com\u002F{id}_{size}.jpg&},&isOrgWhiteList&:false,&isBanned&:false},{&bio&:&雄关漫道真如铁，而今迈步从头越&,&isFollowing&:false,&hash&:&debc05b68c8d157eba7dc6a7b7a954cd&,&uid&:779500,&isOrg&:false,&slug&:&zheng-nan-79&,&isFollowed&:false,&description&:&&,&name&:&沉默的天使&,&profileUrl&:&https:\u002F\u002Fwww.zhihu.com\u002Fpeople\u002Fzheng-nan-79&,&avatar&:{&id&:&v2-bcc8f2cd2&,&template&:&https:\u002F\u002Fpic4.zhimg.com\u002F{id}_{size}.jpg&},&isOrgWhiteList&:false,&isBanned&:false}],&summary&:&\u003Cimg src=\&http:\u002F\u002Fpic2.zhimg.com\u002Fv2-4e5a04c2d577b257c0dd0d5f4af541d9_200x112.png\& data-rawwidth=\&750\& data-rawheight=\&1334\& class=\&origin_image inline-img zh-lightbox-thumb\& data-original=\&http:\u002F\u002Fpic2.zhimg.com\u002Fv2-4e5a04c2d577b257c0dd0d5f4af541d9_r.png\&\u003E在过去的五十年内，半导体技术基本上按照摩尔定律发展，但如何让用户在应用层能够充分发挥海量晶体管的计算能力，这对半导体集成电路的计算结构设计提出了更大的挑战。随着机器学习和智能技术的不断发展，基于深度学习神经网络的智能计算对计算效率提出了更…&,&reviewingCommentsCount&:0,&meta&:{&previous&:null,&next&:null},&annotationDetail&:null,&commentsCount&:0,&likesCount&:2,&FULLINFO&:true}},&User&:{&li-nina-43&:{&isFollowed&:false,&name&:&Nina&,&headline&:&微信号：moore-nina&,&avatarUrl&:&https:\u002F\u002Fpic1.zhimg.com\u002Fv2-4fdb165abab3b7ba32e22_s.jpg&,&isFollowing&:false,&type&:&people&,&slug&:&li-nina-43&,&bio&:&想要跟一群靠谱又专业的人一起在半导体行业里嗨&,&hash&:&4d89a32fb2bbfaf96fc1cc315c93ca1f&,&uid&:646460,&isOrg&:false,&description&:&微信号：moore-nina&,&badge&:{&identity&:null,&bestAnswerer&:null},&profileUrl&:&https:\u002F\u002Fwww.zhihu.com\u002Fpeople\u002Fli-nina-43&,&avatar&:{&id&:&v2-4fdb165abab3b7ba32e22&,&template&:&https:\u002F\u002Fpic1.zhimg.com\u002F{id}_{size}.jpg&},&isOrgWhiteList&:false,&isBanned&:false}},&Comment&:{},&favlists&:{}},&me&:{},&global&:{&experimentFeatures&:{&ge3&:&ge3_9&,&ge2&:&ge2_1&,&growthSearch&:&s2&,&sEI&:&c&,&nwebQAGrowth&:&experiment&,&qawebRelatedReadingsContentControl&:&close&,&liveStore&:&ls_a2_b2_c1_f2&,&nwebSearch&:&nweb_search_heifetz&,&rt&:&y&,&isOffice&:&false&,&enableTtsPlay&:&post&,&newLiveFeedMediacard&:&new&,&newMobileAppHeader&:&true&,&androidPassThroughPush&:&all&,&hybridZhmoreVideo&:&yes&,&nwebGrowthPeople&:&default&,&nwebSearchSuggest&:&default&,&qrcodeLogin&:&qrcode&,&enableVoteDownReasonMenu&:&enable&,&isShowUnicomFreeEntry&:&unicom_free_entry_off&,&newMobileColumnAppheader&:&new_header&,&androidDbRecommendAction&:&open&,&biu&:&1&,&androidDbFeedHashTagStyle&:&button&,&appStoreRateDialog&:&close&,&default&:&None&,&isNewNotiPanel&:&no&,&biua&:&1&,&zcmLighting&:&zcm&,&adR&:&b&,&wechatShareModal&:&wechat_share_modal_show&,&growthBanner&:&default&,&androidProfilePanel&:&panel_b&}},&columns&:{&next&:{}},&columnPosts&:{},&columnSettings&:{&colomnAuthor&:[],&uploadAvatarDetails&:&&,&contributeRequests&:[],&contributeRequestsTotalCount&:0,&inviteAuthor&:&&},&postComments&:{},&postReviewComments&:{&comments&:[],&newComments&:[],&hasMore&:true},&favlistsByUser&:{},&favlistRelations&:{},&promotions&:{},&switches&:{&couldSetPoster&:false},&draft&:{&titleImage&:&&,&titleImageSize&:{},&isTitleImageFullScreen&:false,&canTitleImageFullScreen&:false,&title&:&&,&titleImageUploading&:false,&error&:&&,&content&:&&,&draftLoading&:false,&globalLoading&:false,&pendingVideo&:{&resource&:null,&error&:null}},&drafts&:{&draftsList&:[],&next&:{}},&config&:{&userNotBindPhoneTipString&:{}},&recommendPosts&:{&articleRecommendations&:[],&columnRecommendations&:[]},&env&:{&edition&:{&baidu&:false,&yidianzixun&:false,&qqnews&:false},&isAppView&:false,&appViewConfig&:{&content_padding_top&:128,&content_padding_bottom&:56,&content_padding_left&:16,&content_padding_right&:16,&title_font_size&:22,&body_font_size&:16,&is_dark_theme&:false,&can_auto_load_image&:true,&app_info&:&OS=iOS&},&isApp&:false,&userAgent&:{&ua&:&Mozilla\u002F5.0 (compatible, MSIE 11, Windows NT 6.3; Trident\u002F7.0; rv:11.0) like Gecko&,&browser&:{&name&:&IE&,&version&:&11&,&major&:&11&},&engine&:{&version&:&7.0&,&name&:&Trident&},&os&:{&name&:&Windows&,&version&:&8.1&},&device&:{},&cpu&:{}}},&message&:{&newCount&:0},&pushNotification&:{&newCount&:0}}ZRtech漫谈--我眼中的FPGA与DSP
我的图书馆
ZRtech漫谈--我眼中的FPGA与DSP
DSP和FPGA是嵌入式开发处理器的三大巨头之二，很多刚刚接触嵌入式的朋友都会心存疑问，到底DSP和FPGA哪个牛一点，学哪种好一点？FPGA与DSP相比较，哪个更有前途？今天，我就以自己的经验，和大家通俗介绍一下吧： &&FPGA是英文Field Programmable Gate Array（现场可编程门阵列）的缩写，它是在PAL、GAL、PLD等可编程器件的基础上进一步发展的产物，是专用集成电路（ASIC）中集成度最高的一种。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。用户可对FPGA内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑。它还具有静态可 重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改。作为专用集成电路（ASIC）领域中的一种半定制电路，FPGA既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以毫不夸张的讲，FPGA能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用FPGA来实现。FPGA如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件 仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA来开发数字电 路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。&&DSP（digital singnal processor）是一种独特的微处理器，有自己的完整指令系统，是以数字信号来处理大量信息的器件。一个数字信号处理器在一块不大的芯片内包括有控制单元、运算单元、各种寄存器以及一定数量的存储单元等等，在其外围还可以连接若干存储器， 并可以与一定数量的外部设备互相通信，有软、硬件的全面功能，本身就是一个微型计算机。DSP采用的是哈佛设计，即数据总线和地址总线分开，使程序和数据 分别存储在两个分开的空间，允许取指令和执行指令完全重叠。也就是说在执行上一条指令的同时就可取出下一条指令，并进行译码，这大大的提高了微处理器的速 度 。另外还允许在程序空间和数据空间之间进行传输，因为增加了器件的灵活性。其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。由于它运算能力很强，速度很快，体 积很小，而且采用软件编程具有高度的灵活性，因此为从事各种复杂的应用提供了一条有效途径。根据数字信号处理的要求，&&&上面都是一些基本概念的介绍，下面我就来通俗介绍一下，在DSP里，你是一个软件设计者，硬件已经完全固化，你所要做的，就是在这个固定的硬件平台实现其功能的最优化，一般TI的DSP涉及最多的是一些基本的BIOS操作系统之间的任务调度，以及算法改进与优化等待， DSP的关键优势包括其对于新型及复杂算法时的更短的开发时间，以及能够运行多种算法的灵活性。&&&而对于FPGA来说，你是一个硬件设计者，FPGA就是一张白纸，上面写什么，画什么都取决于你。同样一片FPGA，菜鸟和高手实现的功能会是天壤之别，FPGA的最大优势在于硬件实现已及通过并行处理实现的效率增益。使用FPGA，您大多的时间并非进行算法设计与优化，而是逻辑设计与时序约束等等。&&&下面再举一个最通俗的例子，同样使用FPGA与DSP，对图像进行处理，这里的算法采用中值滤波，中值滤波是数字图像处理中十分常见也是非常有用的一种图像处理算法，其基本步骤如下：&&&中值滤波法将每一象素点的灰度值设置为该点某邻域窗口内的所有象素点灰度值的中值. &实现方法： 1：通过从图像中的某个采样窗口取出奇数个数据进行排序 2：用排序后的中值取代要处理的数据即可中值的计算在于对滑动窗口内像素的排序操作。要进行排序，就必须对序列中的数据像素做比较和交换，数据元素之间的比较次数是影响排序速度的一个重要因素。传统的排序串行算法是基于冒泡排序法，若窗口内像素为m个，则每个窗口排序需要做m(m-2)/2次像素的比较操作，时间复杂度为O(M平方) 。此外，常规的滤波算法使窗口每移动一次，就要进行一次排序，这种做法实际上包含了大量重复比较的过程。若一幅图像的大小为N*N ，则整个计算需要O(M平方)时间，当窗口较大时计算量很大，较费时。&&以下是采用TI C6000系列的DM642上，采用内联函数优化过的中值滤波算法&void IMG_median_Row( const unsigned short *restrict i_data, int n, unsigned& short *restrict o_data){&&& const&&& int&&&& *line0,&&&&&& *line1,&&&&&& *line2;&&& int&&&&&&&&&&&&& *line_y;&&& int&&&&&&&&&&&&&&&& unsigned int&&&& R00,&&&&&&&&& R10,&& &&&&&&&R20;&&& unsigned int&&&& R01,&&&&&&&&& R11,&&&&&&&&& R21;&&& unsigned int&&&& x0_01,&&&&&&& x1_01,&&&&&&& x2_01;&&& unsigned int&&&& R_max1,&&&&&& R_min1,&&&&&& R_min2;&&& unsigned int&&&& row0_pk,&&&&& row1_pk,&&&&& row2_&&& unsigned int&& &&min_max,&&&&& med_med,&&&&& max_&&& unsigned int&&&& med_max1,&&&& med_min1,&&&& med_min2;&&& unsigned int&&&& median2;&&&& line0& = (int *) i_&&& line1& = (int *) (i_data + n);&&& line2& = (int *) (i_data + n * 2);&&& line_y = (int *) o_ &&&& R00&&& = 0x;&&& R10&&& = 0x;&&& R20&&& = 0x;&&&& _nassert(&&&&&&&&& n&&&&&& &= 4);&&& _nassert(&&&&&&&&& n& % 4& == 0);&&& _nassert((int) line0& % 8& == 0);&&& _nassert((int) line1& % 8& == 0);&&& _nassert((int) line2& % 8& == 0);&&& _nassert((int) line_y % 8& == 0);&&&& #pragma MUST_ITERATE(2,,2)&&& #pragma UNROLL(2)&&& for (i = 0 ; i & i += 2)&&& {&&&&&&&&& &&&&&&& x0_01&&& = *line0++;&&&&&&& x1_01&&& = *line1++;&&&&&&& x2_01&&& = *line2++;&&&&&&&&& R_max1&& = _max2(x0_01,x1_01);&& &&&&&&& R_min1&& = _min2(x0_01,x1_01);&&&&&&& R_min2&& = _min2(R_max1,x2_01);&&&&&&&& R01&&&&& = _max2(R_max1,x2_01);&&&&&&& R11&&&&& = _max2(R_min1,R_min2);&&&&&&& R21&&&&& = _min2(R_min1,R_min2);&&&&&&&& row0_pk& = _packlh2(R01,R00);&&&&&&& row1_pk& = _packlh2(R11,R10);&&&&&&& row2_pk& = _packlh2(R21,R20);&&&& &&&&&&& min_max& = _min2(R00,R01);&&&&&&& min_max& = _min2(min_max,row0_pk);&& &&&&&&& med_max1 = _max2(R10,R11);&&&&&&& med_min1 = _min2(R10,R11);&&&&&&& med_min2 = _min2(med_max1,row1_pk);&&&&&&& med_med& = _max2(med_min1,med_min2);&&&&&&&& max_min& = _max2(R20,R21);&&&&&&& max_min& = _max2(max_min,row2_pk);&&&&&&&& med_max1 = _max2(min_max,med_med);&&&&&&& med_min1 = _min2(min_max,med_med);&&&&&&& med_min2 = _min2(med_max1,max_min);&&&&&&& median2& = _max2(med_min1,med_min2);&&&&&&&& *line_y++ = median2;&&&& &&&&&&&& R00 = R01;&&&&&&& R10 = R11;&&&&&&& R20 = R21;&&&& &&& }}&&&&&void MedianFliter(const unsigned short *restrict Image_In, unsigned short *restrict Image_Out,int Row,int Column){&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& &&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& for(i = 0; i & R i++)&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& {&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& IMG_median_Row((Image_In+ i * Column), Column, (Image_Out+ i * Column));&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&& }&}&再看看ALTERA FPGA实现的中值滤波，共用LE 692个，FIFO，D触发器若干，代码约4000行…..&&&&对比一下速度，3*3 中值滤波器，图像大小,灰度图像&&执行效果 DSP——帧延时&1帧，计算时间 未优化前C代码 &&24毫秒 &算法流程，循环等优化后 7毫秒&& 内联函数优化后 1.6毫秒 线性汇编优化后 272微秒&&执行效果 FPGA——帧延时=2行像素，计算时间 由输入时钟定，如果像素时钟大于50M 整个图像处理时间不足1微秒，但是像素时钟受整个系统时序的约束，过快会使逻辑工作在不稳定状态。&&现在大家估计也知道FPGA与DSP的最大区别了吧，呵呵。DSP——编程速度快，方便，适合做算法验证，如果想用好DSP，那么大部分时间都在做算法与语言优化工作。FPGA——编程速度慢，实现麻烦，不适合做算法验证，但是一旦实现后，可以进行流水线操作，延时非常低。&&&综上所述，FPGA与DSP优缺点十分明显，所以现在音视频处理，移动通信或者整个通信行业等大量信号处理的工程项目中，流行的解决方案都是FPGA+DSP，FPGA做逻辑控制,DSP做浮点算法，如果算法不是很占资源的，也有直接用FPGA来做的，但两大FPGA厂商都最近都推出了带DSP平台的FPGA产品，以后FPGA与DSP的界限将越来越模糊，会慢慢的合二为一， 总之，目前而言，由DSP和FPGA结合而成的混合式方案常常能够为高性能多处理应用提供最好的方案，让每个器件都发挥其作用。FPGA和DSP是两项互补的技术，而不是互相竞争的对手。对于长远来看，我认为是个殊途同归的过程，最后的产物，到底叫FPSP 还是叫DSGA，那就要看各位IC厂商的造化了，呵呵~~
TA的最新馆藏[转]&
喜欢该文的人也喜欢FPGA师资培训班
FPGA培训就业班
FPGA设计基础培训
FPGA设计高级应用培训
DSP设计培训
物联网培训
课程简介：
DSP应用是展示FPGA优势的最有效场合。通过本次课的学习，可以帮助学员掌握使用FPGA实现DSP的基本理论和实现方法。掌握针对DSP的Verilog编程方法，实现如Cordic算法、FFT
IP Core使用等经典内容。
培训时长：
必备条件：
熟练掌握Verilog HDL
获得技能：
掌握使用FPGA实现DSP的基本理论和实现方法。
课程大纲：
Verilog for DSP
Cordic算法实现
浮点算法的定点处理
浮点数与定点数
浮点如何转定点
FPGA实现DSP的优势及应用的典型场合
多速率信号处理(中频数字化的理论)
带通采样定理
内插与抽取
FFT IP Core的使用方法
第十一阶段
FPGA+DSP架构分析FPGA的优势与DSP的区别FPGA的优势与DSP的区别墨尘百家号FPGA的优势有三个方面：1）通信高速接口设计。FPGA可以用来做高速信号处理，一般如果AD采样率高，数据速率高，这时就需要FPGA对数据进行处理，比如对数据进行抽取滤波，降低数据速率，使信号容易处理，传输，存储。2）数字信号处理。包括图像处理，雷达信号处理，医学信号处理等。优势是实时性好，用面积换速度，比CPU快的多。3）更大的并行度。这个主要是通过并发和流水两种技术实现。并发是指重复分配计算资源，使得多个模块之间可以同时独立进行计算。FPGA的并发可以在不同逻辑功能之间进行，而不局限于同时执行相同的功能。流水是通过将任务分段，段与段之间同时执行。其实这一点和CPU相似，只是CPU是指令间的流水而FPGA是任务间流水或者我们可以说是线程间流水。利用硬件并行的优势，FPGA打破了顺序执行的模式，在每个时钟周期内完成更多的处理任务，超越了数字信号处理器（DSP）的运算能力。总的来说，FPGA与DSP的区别主要是对处理数据速率的区别：
DSP适用于系统较低取样速率、低数据率、多条件操作、处理复杂的多算法任务、使用C语言编程、系统使用浮点。适合于较低采样速率下多条件进程、特别是复杂的多算法任务。　　FPAG适用于系统高速取样速率、高数据率、框图方式编程、处理任务固定或重复、使用定点。） 、适合于高速采样频率下，特别是任务比较固定或重复的情况以及试制样机、系统开发的场合。现在常用的软件无线电平台就是利用FPGA+DSP+ARM的结构，FPGA主要对高速数据进行预处理，降低数据的速率，然后将数据送给DSP，去实现复杂的算法，ARM主要用来做显示控制。本文仅代表作者观点，不代表百度立场。系作者授权百家号发表，未经许可不得转载。墨尘百家号最近更新：简介:知识的学习、记录、积累、沉淀。作者最新文章相关文章}