频率合成器的设计
我的图书馆
频率合成器的设计
频率合成器的设计1 前言频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能。频率合成技术历经了早期的直接合成技术（DS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（DDS）。直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用。随着大规模集成电路的发展，利用锁相环频率合成技术研制出了很多频率合成集成电路。频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信 、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越来越高的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。本文是以如何设计一个锁相环频率合成器为重点，对频率合成器做了一下概述，主要介绍了锁相环这一部分，同时也对锁相环频率合成器的设计及调试等方面进行了阐述。2总体方案设计实现频率合成的方法有多种，可用直接合成，锁相环式，而锁相环式的实现方法又有多种，例如可变晶振，也可变分频系数M，还可以用单片机来实现等等。下面列出了几种用锁相法实现频率合成的方案。2.1方案一&SHAPE& \* MERGEFORMAT&图2.1 方案一原理框图如图2.1所示，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。高稳定度的参考振荡器信号fR经R次分频后，得到频率为fr的参考脉冲信号。同时，压控振荡器的输出经N次分频后，得到频率为fd的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。当环路处于锁定状态时，输出信号频率：fo=N*fd。只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。其输出频率点间隔Δf＝fr。2.2方案二&SHAPE& \* MERGEFORMAT&图2.2 方案二原理框图如图2.2所示，首先由晶体振荡器产生20KHZ的频率，即fi为20KHZ。按键1按下时，分频比M为1，N的值通过单片机编程预置，并可通过“N加1键”和“N减1键”作相应改变。然后经单片机的I/O口输出作为1～N分频电路的数据输入。再经过锁相环CC4046，因此可实现输出频率从20K～200KHZ，频率间隔为20KHZ。M和N的值确定后，由公式f0=fi*N/M可计算出产生频率的具体值。经软件编程计算后由单片机输出显示。同理，当按键2按下时，由于晶振产生的信号经过了十分频，M为10。当按键3按下时，M为100，其余部分不变。通过改变M的值实现了三个不同的频段和频率间隔。2.3方案三如图2.3所示，首先由三个晶体振荡器分别产生20KHZ，2KHZ和200HZ的频率，然后通过三个按键选择频率通断，被选择的频率送入锁相环输入端作为基准频率。由此实现频段的选择。由1～N分频电路实现不同的频率间隔。可用一个十进制可逆计数器实现1～N分频电路的数据预置。从锁相环输出的频率经数字频率计测频后由LED显示。&SHAPE& \* MERGEFORMAT&图2.3 方案三原理框图2.4方案比较上面三个方案都是锁相式频率合成器，本质上相同。只是实现方法上有差别。方案一采用变模分频来实现频率合成。方案二用一个晶振经两次分频分别作为锁相环的输入信号。方案三用了三个晶振。方案一从整体上看流程简单明了，思路清晰，实现起来比较简单。方案二用了单片机完成N分频电路数据输入和最后频率的换算，并送至LED作显示。方案三没有使用单片机，采用十进制可逆计数器实现1～N分频电路的数据预置。最后用了测频电路将产生的频率输出显示。比较之下，方案一的电路较简单，容易实现。方案三是直接式频率合成器。直接模拟频率合成器容易产生过多的杂散分量以及设备量大因而体积大，价格昂贵不便于集成化是其主要缺点。优点是频率捷变速度快，相位噪声低。2.5方案选择经过对三个方案从各方面的比较，我选择了第一种方案。原因是方案一相对其它两个方案较简单，容易实现。方案二加入了单片机模块，但一旦使用单片机就对整个电路的系统协调能力要求更高，而且对程序部分也要求很高，实现比较困难；方案三采用直接式频率合成器，而直接模拟频率合成器存在产生过多的杂散分量以及设备量大因而体积大，价格昂贵等缺点，因此最终我选择了方案一来作为本次设计的方案。3 单元模块设计 3.1频率源频率源电路如图3.1。采用74LS04串联晶体振荡电路：图3.1 频率源电路图反馈电阻Rf主要的作用是让74LS04芯片的反相器静态时工作在放大状态，晶体和电容C构成正反馈网络。只要NOT1门或者NOT2门的输入或者输出电压有微小的变化都回被晶体和电容构成的正反馈网络反馈回去，进行放大而引起振荡。由于NOT1门和NOT2门的振荡输出电压波形不是很好，要经过NOT3门整形输出形状标准的方波。根据74LS04芯片的非门电压传输特性，Rf在这里取值100kOhm，C=100pF，晶体的标称频率是2.000MHz。3.2分频器1．二分频将D触发器的Q非端和D端连接就可以构成一个最常用的二分频电路。如下图：图3.2 二分频电路2．变模多频将74LS161的进位输出端C经过反相后接到预置端LD就可以通过进位信号的变化来控制分频器的模值。预置端直接接上四位拨码开关。TTL的芯片引脚悬空等价于高电平，所以尽可能地简便，省去了上拉电阻。如下图：图3.3 变模多频电路3.3环路滤波器整个4046芯片的外围元件并不多，关键的部分是环路滤波器，他的性能能决定整个锁相环电路的工作性能。环路滤波器可以采用：1.RC积分滤波器2.无源比例积分滤波器3.有源滤波器。从本次设计的要求来看，用无源比例积分滤波器比较简单合适。如下图：图3.5 环路滤波器电路环路滤波器的截止频率公式：&&&&&&&&&&&&&&&&& Wc=1/[(R3+R4)C2]环路滤波器的带宽在1KHz左右，在这里R3=50K可调，R4=1k，C2=1uf。可以通过R3调节来实现最佳锁相性能。3.4芯片介绍1. 集成锁相环HC4046HC4046芯片是设计频率合成器的核心。单片集成锁相环HC4046采用CMOS电路工艺，特点是电源电压范围宽(3～18 V)，输入阻抗高(约100 MΩ)，动态功耗小。在电源电压VDD=15 V时最高频率可达1.2 MHz，常用在中、低频段。HC4046内部集成了相位比较器Ⅰ、相位比较器Ⅱ、压控振荡器以及线性放大器、源跟随器、整形电路等。相位比较器Ⅰ采用异或门结构，使用时要求输入信号占空比为50％。当两路输入信号的高低电平相异时，输出信号为高电平，反之，输出信号为低电平。相位比较器Ⅰ的捕捉能力和滤波器有关，选择合适的滤波器可以得到较宽的捕捉范围。相位比较器Ⅱ由一个信号的上升沿控制，他对输入信号的占空比要求不高，允许输入非对称波形，具有很宽的捕捉范围。相位比较器Ⅱ的输出和两路输入信号的频率高低有关，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑"0"，反之则输出逻辑"1"。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态。压控振荡器需要外接电阻R1，R2和电容C1。R1，C1是充放电元件，电阻R2起到频率补偿作用。VCO的振荡频率不仅和R1，R2以及C1的取值有关，还和电源电压有关，电源电压越高振荡频率越高。如图3.6为HC4046的内部及外围电路图和引脚图。其中，1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。图3.6 HC4046的内部及外围电路图和引脚图2. 集成反相器74LS0474LS04芯片是六个独立的反相器（6个非门）。供电电压5V，电压范围在4.75~5.25V内可以正常工作。门数6，每门输入输出均为TTL电平（&0.8V低电平 &&2v高电平）,低电平输出电流-0.4mA,高电平输出电流8mA。每路从输入倒相到输出是有一定延时的(9~15ns)。其引脚图如下：&&&&&&&&&&&&&&&&&& &图3.7 74LS04引脚图3. 集成触发器74LS7474LS74芯片是双D集成触发器，是上升边沿触发的边沿触发器。表3.9为其功能表。它采用维持阻塞结构，是上升边沿触发的边沿触发器，即在CP脉冲上升沿（“0→1”）触发翻转。触发器的次态取决于CP脉冲的上升来到之前D的状态，即Qn+1 = D。由于电路具有维持阻塞作用，所以在CP=1 期间， D 端的状态变化不会影响触发器输出的状态。分别是直接置“0”和置“1”端。当不需要直接置“0”和置“1”时，都应置高电平。其引脚图如下：图3.8 74LS74引脚图其功能表如下：图3.9 74LS74功能表4. 同步计数器74LS16174LS161是四位二进制同步计数器，该计数器能同步并行预置数，异步清零，具有清零、置数、计数和保持四种功能，且具有进位信号输出端，可串接计数使用。它的引脚图和逻辑功能表分别见图3.10和表3.11。图3.10 74LS161引脚图EPETCP功能0××××清零10××↑预置数1111↑计数110××保持11×0×保持QCC=0表3.11 74LS161功能表3.5锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如下图所示。&SHAPE& \* MERGEFORMAT&图3.12 锁相环组成的原理框图锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。&&& 1. 鉴相器鉴相器（PD）是一相位比较装置，用来检测输出信号&与输入信号&之间的相位差&，并把&转化为电压&输出，&称为误差电压，通常&为一直流量或一低频交流量。鉴相器是锁相环中很关键的一个部件，因此对鉴相器需提出一些技术要求。其主要技术指标有：（1）鉴相特性形状；（2）鉴相增益Kd；（3）输入信号的漏泄；（4）工作频率及输入、输出阻抗；（5）对频率的鉴别能力。构成鉴相器的电路形式很多，有如下分类：（1）二极管平衡鉴相器（2）异或门鉴相器（3）电压开关式鉴频鉴相器（4）模拟乘法鉴相器2. 环路滤波器LF为一低通滤波电路，其作用是滤除因PD的非线性而在&中产生的无用的组合频率分量及干扰，产生一个只反映&大小的控制信号&。它除了有低通滤波的作用外，还可借助于合理的选择各元件参数来校正环路的功能。对环路的捕捉、稳定，噪声的滤除，环路带宽等等都有关系，是一中很重要恶毒器件。按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使&与&的相位差&，发生变化，该相位差经过PD转换成误差电压&，此误差电压经LF滤波后得到&，由&去改变VCO的振荡频率使趋近于输入信号的频率，最后达到相等。环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即&&&&&&&&&&&&&&&&&&&&&&&&&&&&&因此在锁定状态，&不可能为0，换言之在锁定状态&与&仍存在相位差。3. 压控振荡器VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流一频率变换器，但习惯上仍称为压控振荡器。任何一种振荡器，如LC振荡器，RC振荡器，多谐振荡器等，均可构成压控振荡器。压控频率特性如图3.13所示。图3.13 VCO压控频率特性该曲线斜率称压控灵敏度或称调频灵敏度记作&，其单位为rad/s·v。VCO瞬时角频率&与&的关系式为:&&=&+&&&&&&&&&&&&&&&&VCO瞬时相位为:&=&&t +&&&&&式中：VCO固有相位为：&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&VCO附加相位为：&&=&&&&&&&&&&上式表明VCO的输出量&是输入量&的积分式，或者说VCO是一个积分环节。4. 锁相环的工作原理&相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图3.14所示。图3.14 鉴相器电路鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：&&&& &&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为：式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&则，瞬时相位差θd为：&&&&&&&&&&&&&&&&&&& &&&&&&&&&&&&&&&&&&&对两边求微分，可得频差的导数为：&&&&上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，uc（t）随时间而变。因压控振荡器的压控特性，该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压uc（t）的变化而变化。该特性的表达式为：上式说明当uc（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持ω0=ωi的状态不变。4 总体电路调试用仿真软件按照原理图接好线路，给电路板接上电源，然后观察示波器输出，进行调试。4.1 VCO及频率源部分调试&&& 首先检查电路，未接线之前就调好直流稳压电源的输出电压：5V。因为VCO由PLL频率合成器来生成信号输出，所以PLL的绝大部分性能都是由它决定的。如果VCO未能正确地运作，则许多性能参数都将受到影响。在调试阶段的初期应对VCO进行测试，以确保其提供预定的频率范围、增益和输出电平。如果只是想测试VCO，则需对PLL进行修正，以取消闭环控制。“断开”环路的一种常用方法是使R3开路，并在C4的两端施加一个实验室电源，这样就使得VCO调谐电压能够在期望的范围内改变。当调谐电压改变时，应在一个频率计数器（或频谱分析仪）上监视VCO的工作频率。记录若干调谐电压设定值条件下的VCO工作频率。本频率源是一个石英晶体多谐振荡器组成的，可通过调节可变电容使74LS04内部的反相器工作在放大区使得电路起振，这时用万用表来测试晶振两端电压使其达到2.5V（因为电源电压是5V）左右即表明频率源在正常工作。4.2 分频器调试PLL设计往往会忽视数字分频器的规格。分频器的工作状况一般是良好的，但由于不能始终保持这种良好的工作状态，因此PLL有时无法获得预期的工作性能。所有的分频器都具有针对最大输入频率（FMAX）和最小输入电平的规格。在一个忽视了FMAX规格的设计中，分频器将“丢失脉冲”。闭环随后将检测出VCO的频率过低并使调谐电压进一步走高。分频器将丢失更多的脉冲，而且，环路将试图把VCO提升至一个更高的频率上。环路将进入一个“闭锁”状态，此时，VCO调谐电压被保持在正电源电压上。这里，在工作上容易使人产生误解的问题是反馈分频器不仅必须对VCO的预期输出进行分频，而且还必须对VCO在锁定和解锁条件下有可能产生的最高频率进行正确的分频。为了使环路可靠地运行，在启动或信道变更时所遇到的瞬变条件不得引发反馈极性反转。4.3 整体电路板调试这是基于锁相环的调试。可变分频器调试完毕后接入整个电路。此时要使锁相环上锁，需要调节变阻器致使环路滤波器带宽得到调节，解决失锁现象等。如果电路原理及参数设置没有错的话，这时将示波器接到输出端观察输出波形，当输出的方波在1.000MHz-10.000MHz之间以1.000MHz为频率间隔可调节地稳定输出时，频率合成器才正常工作。4.4调试结果及原因分析(1) 经过调试，得出波形是正弦波：&理论上，由晶振产生的是方波，那么最后输出的也应该是方波，经过再次调试，得出是74LS161芯片的原因，产生频率太高导致74LS161没法正常工作，最后把原来的74LS161芯片换成HC74LS161芯片，再进行调试，果然输出的方波.(2) 当需要变换频率时，即从1M到10M的时候，拨码器虽按照要求拨动了，但输出波形的频率并不像理论上那样稳定，而是会跳动的。原因就是拨码器没法正常工作。拨码器不能正常工作的原因是没有接上拉电阻。接上上拉电阻后，拨码器果然好用了好多。当然波形并不是那么完美，毕竟本次频率合成器的制作都很简单，没有做的太复杂，而且元器件的参数也有影响。5软件介绍本次设计中用到的画图软件为Protel 99，Protel 99是一种很适用的画图软件，下面对Protel 99做了一个简单的介绍。&&& Protel 99采用全新的管理方式，即数据库的管理方式。Protel 99 是在桌面环境下第一个以独特的设计管理和团队合作技术为核心的全方位的印制板设计系统。所有Protel99设计文件都被存储在唯一的综合设计数据库中，并显示在唯一的综合设计编辑窗口。&&& Protel 99软件沿袭了Protel以前版本方便易学的特点，内部界面与Protel 98大体相同，新增加了一些功能模块。Protel公司引进了德国INCASES公司的先进技术，在Protel99中集成了信号完整性工具，精确的模型和板分析，帮助你在设计周期里利用信号完整性分析可获得一次性成功和消除盲目性。Protel99容易使用的特性就是新的“这是什么” 帮助。按下任何对话框右上角的小问号，然后选择你所要的信息。现在可以很快地看到特性的功能，然后用到设计中，按下状态栏末端的按钮，使用自然语言帮助顾问。&&& 所有Protel99设计文件都被储存在唯一的综合设计数据库中，并显示在唯一的综合设计编辑窗口。在Protel99中与设计的接口叫设计管理器。使用设计管理器，可以进行对设计文件的管理编辑、设置设计组的访问权限和监视对设计文件的访问。&　& 组织设计文件过去组织和管理40个或更多的原理图、PCB、Gerber、Drill、BOM和DRC文件，要花费几天的时间，而Protel99把设计文件全部储存在唯一的设计数据库。&　& 在设计数据库内组织按分层结构文件夹建立的文件显示在右边的个人安全系统设计数据库有一文件夹叫设计文件，这个文件夹中是主设计文件(原理图和PCB)，还有许多的子文件夹，包括了PCB装配文件、报告和仿真分析。这里对在设计数据库中创建文件夹的分层深度没有限制。&　　设计数据库对存储Protel设计文件没有限制你能输入任何类型的设计文件进入数据库，如在MS Word书写的报告、在MS Excel准备的费用清单和AutoCAD中制的机械图。简单双击设计数据库里的文件图标，在适当的编辑器打开文件，被更新的文件自动地保存到设计数据库。MS Word和Excel文件可以在设计管理器中直接编辑。&　　在综合设计数据库中用Protel99的设计管理器管理设计文件是非常轻松的。设计管理器的工作就象MS Windows的文件管理器一样，可用它来导航和组织设计数据库里文件。使用设计管理器在设计数据库创建分层结构的文件夹，使用标准文件操作命令来组织这些文件夹内设计文件。　　设计管理器的心脏就是左边的导航面板。面板显示的树状结构是大家熟悉的Protel软件特性。在Protel99中，这个树不仅仅显示的是一个原理图方案各文件间的逻辑关系，它也显示了在设计数据库中文件的物理结构。在导航树中活跃的文件夹是PCB装配文件夹。如同Windows文件管理器，设计管理器在右边显示这个文件夹的内容。　　设计管理器与Windows文件管理器的不同之处是在右边还显示已经打开的文件。　　打开文件只要在导航树中单击所要编辑的文件名，或者双击右边文件夹中的图标。　　在设计数据库中打开的各个文件用卡片分隔显示在同一个设计编辑窗口，使得非常容易知道当前工作到哪里，特别在大的设计中。要一起观察不同的文件可以将设计编辑窗口拆分为多区域。6总结本次课程设计所设计的是一款锁相频率合成器，其最关键的部分应该锁相环部分，最关键的技术当然是锁相技术，锁相环里面最关键的环路滤波器。通过本次课程设计掌握了锁相环频率合成器的基本原理，通过分析了集成锁相环芯片HC4046的工作特性，并从集成锁相环芯片HC4046的一个应用实例得到很多知识。实现过程是：晶体振荡器产生一个固定频率2M，经2分频作为锁相环的一个输入信号1MHZ，由74LS161实现1到10分频作为另一个输入信号。锁相环在工作时其锁定时间小于2 ms。输出150MHz-175MHz,且频率间隔为5kHz。其中1到10分频是通过计数器74LS161而获得，变换的时候可以通过拨动拨码器来达到自己想要的分频率。通过本次设计使我对频率合成器有了更深刻的了解，同时也积累了很多有关电子设计方面的知识，为以后的设计和工作打下了坚实的基础。7 参考文献[1] 樊昌信等．通信原理[M]．北京：国防工业出版社，2001．[2] 王卫东.模拟电子电路基础.西安：西安电子科技大学出版社，2003.[3] 阳昌汉．高频电子线路[M]．哈尔滨：哈尔滨工程大学出版社，2001．[4] 张冠百．锁相与频率合成技术[M]．北京：电子工业出版社，1995．&[5] 刘顺英等．锁相环原理、设计及其应用[M]．北京：人民邮电出版社，1983．[6] 杨翠娥．高频电子线路实验与课程设计[M]．哈尔滨：哈尔滨工程大学出版社，2001．&&&&&&&&&&&&&&&&&8 附录 锁相环频率合成器设计电路图& & & & & & & & &
喜欢该文的人也喜欢【图文】数字频率合成器_百度文库
您的浏览器Javascript被禁用，需开启后体验完整功能，
赠送免券下载特权
10W篇文档免费专享
部分付费文档8折起
每天抽奖多种福利
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
数字频率合成器
&&基于EDA设计软件,实现数字频率合成器的设计。
阅读已结束，下载本文到电脑
想免费下载本文？
登录百度文库，专享文档复制特权，积分每天免费拿！
你可能喜欢AD9837 输出波形抖动 | 中文技术支持
(C) 1995 - 2016 Analog Devices, Inc. All Rights Reserved北京交通大学 硕士学位论文 频率合成器的研究 姓名：张凤珍 申请学位级别：硕士 专业：通信与信息系统 指导教师：陶成
中文摘要中文摘要摘要：跳频通信是扩频通信的一种，具有抗干扰、抗截获的能力，并能做到频谱 资源共享，所以在当前现代化的电子战以及民用通信当中，跳频通信已经显示出 巨大的优越性。在跳频系统中，频率合成器是其核心部件，用来产生随时间变化 的载波或本地振荡信号频率。频率合成技术是实现高稳定度载波信号频率变换的 基本技术之一，频率合成器的性能将决定整个跳频系统的性能。 本文论述了跳频系统的原理、特点、抗干扰性、关键技术和跳频序列等基本 概念，并重点研究了频率合成器的基本原理以及主要实现的方法。在此基础上， 根据不同的应用场合对频率合成器的不同要求，首先采用ＡＤＩ公司的频率合成芯 片ＡＤＦ４３６０－７以ＰＬＬ（Ｐｈａｓｅ—Ｌｏｏｋｅｄ Ｌｏｏｐ）的方法设计并实现了慢跳频频率合成 器，制成的频率合成器具有在跳频频率范围内频率可变、杂波少、体积小、功耗 低、可通过多个接口进行配置的良好特性，并总结了成功实现此频率合成器的关 键；对于应用在超短波抗干扰电台的快跳频频率合成器，本文以ＡＤＩ公司的ＤＤＳ （ＤｉｇｉｔａｌＤｉｒｅｏｔＳｙｎｔｈｅｓｉｓ）芯片ＡＤ９８５２和Ｐｅｒｅｇｒｉｎｅ公司的ＰＬＬ芯片ＰＥ３２３６为核 心，采用ＤＤＳ激励ＰＬＬ的方法进行研究和设计，并分析每个电路模块。最后，对 全文进行总结，为今后的工作指明方向并提供理论支持与经验积累。 关键词：跳频；频率合成器：慢跳频；快跳频；ＰＬＬ；ＤＤＳ＋ＰＬＬ； 分类号：ＴＮ９１４．４１ＡＢｓＴＲＡＣｌ’ Ｆｒｅｑｕｅｎｃｙ Ｈｏｐｐｉｎｇａｎｄ ｉｔｔｅｃｈｎｏｌｏｇｙｈａｓｔｈｅｃａｐａｂｉｌｉｔｉｅｓｏｆａｎｔｉ－ｉｎｔｅｒｆｅｒｅｎｃｅａｎｄａｎｔｉ－ｉｎｔｅｒｃｅｐｔｉｏｎｍｏｒｅｃ龇ｉｎｏｒｅ孤ｅ ｔｈｅ ｂａｎｄｗｉｄｔｈ ｅｆｆｉｃｉｅｎｃｙ嬲ｗｅｌｌ．Ｓｏｉｎｉｔ ｂｅｃｏｍｅｓａｎｄｍｏｒｅｉｍｐｏｒｔａｎｔｃｌｅｏｔｒｏｎｉｏｍｏｓｔａｓｙｎｔｈｅｓｉｚｅｒ ａｎｄ ｃｉｖｉｌｉａｎｉｍｐｏｒｔａｎｔｐａｒｔｅｎｍｍｕｎｉｏａｔｉｏｎｓ．ＨｏｐｐｉｎｇＦｒｅｑｕｅｎｏｙＳｙｎｔｈｅｓｉｚｅｒｉｓｔｈｅｏｆＦｒｅｑｕｅｎｃｙＣｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ ｔｏ ｐｒｏｄｕｏｓｓｔａｂｌｅｌｏｃａｌ ｏｓｃｉｌｌａｔｏｒ ｓｉｇｎａｌａｎｄ ＦｒｅｑｕｅｎｃｙＳ”曲傩ｉ８ｉｓ ｔｈｅｈａｒｄ∞∞ａｎｄ ｐｒｉｍａｒｙ ｔｏｄｍｉｑｕｅ ａｎｄ ｆｒｅｑｕｅｎｏｙａｍｏｎｇ ｔｈｅ ｍｅｔｈｏｄｓ ｏｆ ｒｅａｌｉｚｉｎｇ ｈｉｇｈ ｏｆ ｔｈｅｓｔａｂｉｌｉｔｙ ｏａｒｒｉｅｒ ｗａｖｅｃｈａｎｇｉｎｇ．Ｔｈｅ ｏａｐａｂｉｌｉｔｙＦｒｅｑｕｅｎｃｙＳｙｎｔｈ础ｅｒ ｄｅｔｅｒｍｉｎｅｓ ｔｈｅ ｗｈｏｌｅ ｃａｐａｂｉｌｉｔｙ ｏｆ ｔｈｅ Ｆｒｅｑｕｅｎｃｙ Ｈｏｐｐｉｎｇ ＣｏｍｍｕｎｉｃａｔｉｏｎＳｙｓｔｅｍ．Ｉｎｔｈ缸ｔｈｅｓｉｓ，ｔｈｅ ｂａｓｉｃｔｈｅｏｒｉｅｓ，ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，ｍａｉｎ ｓｐｅｃｉｆｉｃａｔｉｏｎｓａｎｄ ｋｅｙｔｅｃｈｎｏｌｏｇｙ ｏｆＳｅｑｕｅｎｃｅｓａｒｅＦｒｅｑｕｅｎｃｙＨｏｐｐｉｎｇ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ＳｙｓｔｅｍｓｔｕｄｙａｎｄＦｒｅｑｕｅｎｃｙ Ｈｏｐｐｉｎｇ ｏｆｉｎｔｒｏｄｕｃｅｄ．Ｍｏｓｔ ｉｍｐｏｒｔａｎｔｌｙ，ａ Ｆｒｅｑｕｃｎｏｙｏｆ ｐｒｉｎｃｉｐｌｅＦｒｅｑｕｅｎｃｙｏｎＳｙｎｔｈｅｓｉｓｔｈｅｓｅｉｓ ｍａｄｅ∞ｄ ｍａｉｎＳｙｎｔｈｅｓｉｚｉｎｇ ｍｅｔｈｏｄｓ ａｒｅ ｄｉｓｃｕｓｓｅｄ．Ｂａｓｅｄｕｓｅｄｔｈｅｏｒｉｅｓ，ａＦｒｅｑｕｅｎｃｙＳｙｎｔｈｅｓｉｚｅｒｂｙｉｎＳｌｏｗＦｒｅｑｕｅｎｃｙＨｏｐｐｉｎｇ ｉｓａＣｏｍｍｕｎｉｃａｔｉｏｎＳｙｓｔｅｍ ｉｓｉｍｐｌｅｍｅｎｔｅｄａｄｏｐｔｉｎｇＡＤＦ４３６０－７．ｗｈｉｃｈａＰＬＬ（Ｐｈａｓｅ－Ｌｏｃｋｅｄ Ｌｏｏｐ）ｃｈｉｐｓｅｔ ｏｆ Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ ａｎｄ ｉｎｔｅｇｒａｔｅｄＮ－ｓｙｎｔｈｅｓｉｚｅｒ ａｎｄＶＣＯ．Ｔｈｃ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｚｅｒ ｈａｓ ｖａｒｉａｂｌｅ ｆｒｅｑｕｅｎｃｉｅｓ，ｆｅｗ ｓｐｕｒｓ，ａ ｓｍａｌｌ ｓｉｚｅ ｌｏｗＳＰＩｅｎｄｐｏｗｅｒ，ａｎｄｉｔ ｃｏｕｌｄ ｂｅ ｅａｓｉｌｙ ｃｏｎｆｉｇｕｒｅｄ ｂｙａｂｏｕｔａＰＣ ｐａｒａｌｌｅｌ ｐｏｒｔ ｏｒＭＣＵ／ＤＳＰｗｉｔｈｍｏ如．Ｍｏｒｅｏｖｅｒ，ｓｏｍｅ ｋｅｙ ｐｏｉｎｔ３ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ａｒｅＨｏｐｐｉｎｇｓｕｍｍａｒｉｚｅｄ．ＡｓｃｈｅｍｅＣｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ， ｓｕｃｈ ａｓ ＵＨＦ Ｆｒｅｑｕｅｎｃｙ Ｈｏｐｐｉｎｇ Ｒａｄｉｏ，ｉｓ ａｌｓｏ ｉｎｔｒｏｄｕｃｅｄ，ｗｈｉｏｈ ａｄｏｐｔｇ ｔｈｅ ＤＤＳ＋ＰＬＬ Ｃｏｍｂｉｎｅｄ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｚｉｎｇ ｍｅｔｈｏｄ，ｗｉｔｈ ｈａｒｄ ｏｏ幅ｃｏｍｐｏｓｅｄ ｏｆ ＡＤ９８５２．ａ ＤＤＳ（Ｄｉｇｉｔａｌ Ｄｉｒｅｃｔ Ｓｙｎｔｈｅｓｉｓ）ｃｈｉ晔ｔ ｏｆ Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ，ａｎｄ ＰＥ３２３６，ａ ＰＬＬ ｃｈｉｐｓｅｔ ｏｆ Ｐｅｒｅｇｒｉｎｅ Ｓｅｍｉｚｅｎｄｕｃｔｏｒ．Ｅｖｅｒｙ ｍｏｄｕｌｅ ｏｆ ｔｈｅ ｃｉｒｅｕｉｔ ｉｓ ａｎａｌｙｚｅｄ．Ａｔ ｔａｓｔ，ｔｈｅ ｗｈｏｌｅｏｆ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈ％ｉｚｅｒｕｓｅｄ ｉｎ ＦａｓｔＦｒｅｑｕｅｎｃｙａｐａｐｅｒｉｓ ｓｕｍｍａｒｉｚｅｄａｎｄｐｒｏｖｉｄｅｓｔｈｅｏｒｉｅｓａｎｄ ｅｘｐｅｒｉｅｎｃｅｓ ｆｏｒｍｏｒｅ ｅｆｆｅｃｔｉｖｅａｍｅｌｉｏｒａｔｉｏｎ．ＫＥＹＷＯＲＤＳ：Ｆｒｅｑｕｅｎｃｙ Ｈｏｒｐｍ；Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｚｅｒ，Ｓｌｏｗ Ｆｒｅｑｕｅｎｃｙ Ｈｏｐｐｉｎｇ；Ｆａｓｔ Ｆｒｅｑｕｅｎｃｙ Ｈｏｐｐｉｎｇ；ＰＩ工：ＤＤＳ＋ＰＬＬ；ＣＬＡＳ刚ｏ：ＴＮ９１４．４１图表目录图表目录 图２－１跳频通信系统原理示意图………………………………５ 图２—２快跳频系统信号调制过程………………………………６ 图２—３慢跳频系统信号调制过程………………………………７ 图３－１跳频器的组成………………………………………１５ 图３—２频率合成器输出信号的频谱……………………………１６ 图３—３ ＤＤＳ原理图………………………………………．．１９ 图３－４相位码与幅度码的对应关系……………………………２０ 图３－５ ＤＤＳ输出信号频谱图…………………………………２３ 图３－６锁相频率合成器原理图………………………………．２４ 图３—７环外混频式ＤＤＳ＋ＰＬＬ频率合成器原理图…………………．．２６ 图３＿８ ＤＤＳ激励ＰＬＬ频率合成器原理图………………………．．２７ 图３玛内插式ＤＤＳ＋ＰＬＬ频率合成器原理图………………………２８ 图３一ｌＯ内插式ＤＤＳ＋ＰＬＬ频率合成器改进方案原理图………………２８ 图４－１ ＡＤＦ４３６０－７管脚配置…………………………………３１ 图４－２ ＡＤＦ４３６０－７功能框图…………………………………３２ 图４－３吞脉冲可变分频器原理………………………………．３３ 图４—４ ＡＤＦ４３６０－７频综板电源供电部分电路………．……………３４ 图４－５ ＡＤＦ４３６０—７电源供电去耦……………………………．．３５ 图４－６ ＡＤＦ４３６０－７输出中心频率和外部电感值的对应关系…………．３６ 翻４—７片外电感…………………．………………………３６ 图４－８二阶环路滤波器……………………………………．３７ 图４－９ ＡＤＦ４３６０－７简单输出电路……………．………………．３８ 图４－１０ ＡＤＦ４３６０－７优化输出电路……………………………．３８ 图４－１１ ＡＤＦ４３６０－７变压器射频输出……………………．．．…．．３８ 图４—１２ ９１５姗ｚ相位噪声．……………．．．．．．．．．．……………３９ 图４—１３ ＡＤＦ４３６０－７输出９１５加１ｚ时频率和相位差的变化……………４０ 图４—１４ ＳＰＩ配置时序图……………………………………４０ 图４—１５ ＡＤＦ４３６０－７上电时序图………………………………４１ 图４－１６ ＡＤＦ４３６０－７软件配置面板……………………………．４２ 图４－１７ ＰＣ配置线爪意图…………………………………．．４３ 图４－１８ ＳＰＩ配置时序图……………………………………４３图４－１９在不同的铺地情况下杂散输出对比（输出功率控制均为一３ｄＢｍ）．４４图４－２０在不同的功率控制下杂散输出对比……………………．．４４ 图４—２ｌ在不同的功率控制下输出二分频后杂散输出对比…………．．４４ 图４－２２锁定时Ｒ锁存器和Ｎ锁存器的输出信号…………………．４５ 图４—２３ ＡＤＦ４３６０－７频谱刚…………………………………．４５ 图４－２４ ＤＤＳ＋ＰＬＬ系统框图…………………………………．４７ 图４—２５ ＡＤ９８５２组成框图…………………………………．．４９ 图４—２６ ＡＤ９８５２并行端口写时序图……………………………５０ 图４－２７ ５阶椭圆函数低通滤波器……………………………．５０ 图４－２８ ＰＥ３２３６内部结构框图………………………………．５２北京交通大学硕士学位论文图４－２９有源预积分滤波器…………………………………．５４ 图４—３０鉴相频率抑制滤波器…．……………………………．５４ 图４＿３ｌ采用粗调预置的频率合成器框图………………………．５５ 图４－３２ ＨＥ４０３Ｂ振荡频率与调谐电压关系曲线…………………．．５７ 表卜１扩频技术应用实例对比………………………………．．２ 表２－１几种跳频序列的性能比较……………………………．．１３ 表３－１合成器性能比较……………………………………．１８ 表４—１相位噪声…………………………………………．３９ 表４＿２ ＳＰＩ配置时序图时间参数…………，…………………．．４１ 表４－３ ｃ。电容值和时间间隔及相位噪声对应关系………………．．４１ 表４＿４ ＰＥ３２３６的主要工作特性………………………………５１学位论文版权使用授权书 本学位论文作者完全了解北京交通大学有关保留、使用学位论文的规定。特授权北京交通大学可以将学位论文的全部或部分内容编入有关数据库进行检索， 并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校向国家有关部门或机构送交论文的复印件和磁盘。 （保密的学位论文在解密后适用本授权说明）学位论文作者签名：ｊ坂呤一名：铲孙Ｆ签字日期：’一１年?；月，－Ｓ＂ａＪ独创性声明独创性声明本人声明所呈交的学位论文是本人在导师指导Ｆ进行的研究工作和取得的研究成果．除 了文中特别加以杯注和致谢之处外，论文中小包含其他人已经发表或撰写过的研究成果，也 不包含为获得北京交通人学或其他教育机构的学位或证书而使用过的材料。与我一问工作的 同志对本研究所做的任何员献均已在论文中作了明确的说明井表示了谢意．学位论文作者签名：．自淑吟签字日期：山咛年ｆ２月玎日致谢本论文的工作是在我的导师陶成副教授的悉心指导下完成的，陶成副教授严 谨的治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢三年来 陶成老师对我的关心和指导。 陶成副教授悉心指导我们完成了实验室的科研工作，在学习上和生活上都给 予了我很大的关心和帮助，在此向陶成老师表示衷心的谢意。 杜铠老师对于我的科研工作提出了许多的宝贵意见，在此表示衷心的感谢。 在实验室工作及撰写论文期间，刘留博士、张强师兄、奚学良、王振海、李 昊昱、罗亚男以及武汉大学的李旭等同学对我论文中的研究工作给予了热情帮助， 在此向他们表达我的感激之情。 另外也感谢家人，他们的理解和支持使我能够在学校专心完成我的学业。 在此衷心感谢每一个帮助过我的人。引占１引言１．１课题研究的目的与意义随着通信领域的电波斗争愈演愈烈，惯用的定频通信受到了严重的威胁。采用扩展频谱通信技术是有效的抗干扰措施。扩展频谱通信（ＳＳ，Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ）， 是一种利用与信息无关的伪随机序列使射频信号频带宽度远大于信息信号（基带 信号）频带宽度的通信方式，简称扩频通信。扩频通信的射频信号频带宽度，可 扩展到信息信号频带宽度的数倍乃至数千倍。扩频通信可分为直接序列扩频（ＤＳ，ＤｉｒｅｃｔＳｅｑｕｅｎｃｅ）、跳频（ＦＨ，Ｆｒｅｑｕｅｎｃｙ Ｈｏｐｐｉｎｇ）、跳时（ＦＨ，Ｔｉｍｅ Ｈｏｐｐｉｎｇ）等基本方式。经直接序列扩频方式扩频后的信息信号功率分散在很宽的频带内，隐 藏在噪声中，以隐蔽方式对抗通信中的干扰；经跳频方式扩频后的信息信号频率 在较宽的频率范围内跳变，以躲避方式对抗通信中的干扰。跳频又分为慢跳频 （ＳｌｏｗＦｒｅｑｕｅｎｃｙＨｏｐｐｉｎｇ）和快跳频（ＦａｓｔＦｒｅｑｕｅｎｃｙＨｏｐｐｉｎｇ）。通常认为伪随机 码速率人于信息速率的是快速跳频系统，反之则称为慢速跳频系统Ｉｌｌ。 跳频系统具有许多优点，特别是具有很强的抗干扰性能，其多址能力、保密、 抗多径等功能也倍受人们的关注，其应用领域也在不断的扩火。目前跳频技术主 要应用在军事通信上，这是由它良好的抗干扰性能决定的。可以说，在现代战争 中，如果通信装备不采用抗干扰措施，就没有生存能力。据权威人十预测，今后 的军事通信，特别是战场通信，只有跳频通信系统能胜任，因而各国军方对此都 十分重视，投入大量的物力人力财力进行研究。 除了在军事通信中的应用外，跳频技术正迅速地渗透到民用通信的各个领域， 并显示出了强大的生命力，如法国的ＳＦＩ－Ｌ０００系统和欧洲的ＧＳＭ系统。民用通信中 的典型应用是“蓝牙”Ｂｌｎｅｔｏｏｔｈ例和“家庭射频”ＨｏｍｅＲＦ １３１，蓝牙和ＨｏｍｃＲＦ都 工作在２．４ＧＨｚ频段，蓝牙跳频速率是每秒１６００跳，ＨｏｍｅＲＦ跳频速度为每秒５０ 跳。１．２国内外发展历史及现状西方国家早在２０世纪５０年代就开始进行一系列的抗干扰通信体制和抗干扰技术的理论研究。到２０世纪８０年代初，大部分抗干扰技术都已陆续应用于新的北京交通大学硕士学位论文通信装备和系统中．而且还在不断地改进和完善。１９８２年，英国在马尔维纳斯群 岛战争中使用了跳频电台。１９９１年的海湾战争中，多国部队为提高通信的抗截获、 抗干扰能力，酱遍使用了跳频通信装备，如美国的ＳＩＮＣＧＡＲＳ系列超短波跳频电 台和联合战术信息分发系统ＪＴＩＤＳ（ＪｏｉｎｔＴａｃｔｉｏａｌ Ｉｎｆｏｒｍａｔｉｏｎ 英国的Ｊａｇｕａｒ－Ｖ和法国的ＴＲＣ．９５０等超短波跳频电台。 国外从７０年代末期就已经开始以跳频电台更新老一代的战术电台，数量已发 展得很庞大。美国哈里斯公司研制的ＲＦ．５０００系列是最新一代的跳频扩频通信系 统。该系统采用了先进的数字信号处理技术以及最现代化的电子技术，具有电子 反干扰、话音加密、高速数据传输、自适应频率管理和突发传输等能力。北约的 第二代抗干扰战术特高频Ｓａｔｗｎ计划，解决２ｌ世纪干扰威胁问题，供北约各国飞 机使用，工作频率为２２５．４００ＭＨｚ，采用快速跳频，能与第一代抗于扰电台ＨａｖｅＱｎｉｏｋ ＨＩ工兼容。美国联合战术信息分发系统ＪＴＩＤＳ是采用直接序列扩频和跳频Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｓｙｓｔｅｍ），混合方式的混合扩频通信系统，是目前使用的唯一具有强抗干扰能力的话音与数 据信息分发系统。系统工作在９６０—１２５０ＭＩ－Ｉｚ频段，跳频是ＪＴＩＤＳ信号的首要扩频 方式，ＪＴＩＤＳ中跳频速率是每个脉冲跳频一次，即２６微秒转换一个频率，跳频速 率约为３８５００跳／秒，难以对其跟踪干扰。增强型ＪＴＩＤＳ（ＥＪＳ）是供空军用的强抗干 扰话音系统，平时工作在Ｌ频段，与ＪＴＩＤＳ的时分多址系统互通。在有强干扰时，备用频段工作，除频段保密外，增加了跳时及大功率发射，提供强抗干扰能力。从上面的简单介绍可以看出，跳频是目前国际上较为重视的课题且技术越来 越成熟。在我国，这项技术也越来越被更多的人所认识和掌握。但是与欧美发达 国家相比，我国对于快跳频频率合成技术的研究和应用还有较大的差距。为了在 越来越激烈的电子对抗竞争中取得一席之地，必须尽快展开有关快跳频频率合成 器的实用性研究。目前，科研院（所）正在竞相开发新型跳频通信装备，向更高 的调频速率、更好的波形设计、更强的抗干扰能力发展【ｌＪ。表１－１展示了跳频技术在各个领域应用的实例。表１－１扩频技术应用实例对比Ｔａｂｌｅ １－１．Ａｐｐｌｉｏａｔｉｏｍ ｏｆＳｐｒｅａｄ ＳｐｅＱｅｍｍ序号名称或型号扩频类型主要参数应用对象１１５１一－ｆＲＶ． ｂ）美 （英Ｈ － ｍｔｉ ｖＳ…。＝。 翟圣釜嗍伪溅詈一碚ａ．ｂ．直接序列 ｃ．线性调频军用通信ＶＲＣ’』：．。：…。ｊ二二２引言北京交通大学硕士学位论文１．３作者在论文中的主要工作频率合成器是跳频系统的核心部件。本文以跳频频率合成器的研究和开发为目标，对慢跳频频率合成器和快跳频频率合成器的理论和技术进行了系统的研究， 并采用ＰＬＬ的方法设计和实现了慢跳频频率合成器，采用ＤＤＳ＋ＰＬＬ的方法研究 和设计了快跳频频率合成器。本文主要内容包括： ●介绍了跳频系统的组成、原理、抗干扰性能及其他优良性能。 ●阐述了构成跳频系统频率合成器的基本理论和实现方法。 ●慢跳频频率合成器的研制，重点介绍电路的设计和制作以及调试结果分析。●快跳频频率合成器设计，详细介绍采用ＤＤＳ激励Ｐｕ，方案的研究和电路分析。研究该课题的主要目的为：以该课题作为研究载体，培养自学能力，锻炼搜 索阅读资料能力，提高提出问题、分析问题、解决问题的能力以及实际动手能力 和硬件系统的调试经验。在课题研究期间，作者通过文献检索、网络查询、同孱 内外相关公司和大学技术人员交流等多种方式，仔细研究了与本课题相关的理论 知识，并制定了详细的设计方案，实现了部分功能。●跳频通信系统２跳频通信系统２．１跳频通信系统的组成在传统的定频通信系统中，发射机中的主振荡器的振荡频率是固定设置的，因而它的载波频率是固定的。为了得剑载波频率是跳变的跳频信号，要求主振荡 器的频率应能按指令而改变。这种产生跳频信号的装置叫跳频器。通常，跳频器 是由频率合成器和跳频指令发生器构成。跳频系统的频率合成器输出什么频率的载波信号是受跳频序列控制的。在时钟的作用下，跳频序列发生器不断地发出控制指令，频率合成器不断地改变其输出载波的频率。因此，混频器输出的已调波 的载波频率也将随着指令不断地跳变，从而经高通滤波器和天线发送出去的就是 跳频信号。息图２－１跳频通信系统原理不意图Ｆｉｇｕｒｅ２－１．ＦｒｅｑｕｅｎｃｙＨｏｐｐｉｎｇＳｙｓｔｅｍＤｉａｇｒａｍ跳频通信系统的原理示意图如图２－１所示。跳频序列发生器、频率合成器和跳 频同步器是其核心部分。跳频序列发生器产生随机的或者伪随机的多值序列，控 制频率合成器生成所需要的频率。频率合成器将一个或若干个高稳定度和高精度 的参考频率，经过各种处理技术，生成具有同样稳定度和同样精度的大量离散频 率，要求其具有很高的频率切换速度。跳频同步器用于保证接收机的本振频率与 发射机的载波频率同步跳变。跳频频率表用于控制频率合成器的实际频率．通常北京交通大学硕士学位论文在跳频通信的可用频率中选择部分频率，通过参数注入，或者在自适应跳频系统 中根据信道测试结果自动选定。跳频通信主要用于战术无线电通信和民用移动通信，其工作方式一般以话音为主，也可传输数据。其基本工作原理是：在发射机中，输入的信息对频率正的 载波进行调制，得到带宽为Ｒ的调制信号。独立产牛的跳频序列从跳频频率表中 取出频率控制码，控制频率合成器在不同的时隙内输出频率跳变的本振信号。用它对调制信号进行变频，使变频后的射频信号频率按照跳频序列跳变，即为跳频信号。跳频信号带宽ｗ与调制信号带宽Ｒ的比值（Ｗ／Ｒ）就是跳频通信系统的处理增益ｃ币。跳频信号以频率跳变的方式躲避某些频率点上的人为干扰或自然干扰。 在接收机中，与发射机跳频序列一致的本地跳频序列从跳频频率表中取出频率控 制码控制频率合成器，使输出的本振信号频率按照跳频序列相应地跳变。跳变的 本振信号，对接收到的跳频信号进行变频，将频率搬回到五，实现解跳。解跳后的调制信号，在本地载波作用下，经解调后，恢复出信息。 跳频通信系统的信息调制方式通常采用Ｍ元频移键控调制（ＭＦＳＫ），由 ｌｏｇ，Ｍ个信息比特决定发送Ｍ个频率中的哪一个。２．２跳频系统的分类跳频系统有快跳频系统和慢跳频系统两种‘”。鬟字精曩０ｌ１１００ｌ ０００Ｉ ００１ ｌ Ｉ ｌ ００ ００ｌ Ｉ ｌ ０１ ００１ ００Ｉ Ｉ ｌ １６ ０００Ｉ一删蘸翟笺鹁墓鬟童蒸蠢氍嚣轰翮麓删７４ｌ５ ７６ｌ ５４ｌ６０１４ ０ｌ ７７６２ ２３４３＂５６２ｌ ４３６０２ ３ ７４２２辩籀镶｜弩图２－２快跳频系统信号调制过程Ｆｉｇｕｒｅ２－２．ＭｏｄａｌａｔｉｍｏｆＦｅａｔ Ｆｒｅｑｕｅｎｃｙ Ｈｏｐｐｉｎｇ‘跳频通信系统如果跳频系统的跳频速率高于信息调制器输出的符号速率，一个信息符号需要占据多个跳频时隙，则称为快跳频，如图２－２所示，一个信息符号占据２个跳频时隙。 如果跳频系统的跳频速率低于信息调制器输出的符号速率，一个跳频时隙里可以传输多个信息符号，则称为慢跳频，如图２－３所示，一个跳频时隙里传输２个信息符号。数字信息０ｌＩ ４ＦＳＫ调翻 赡颡序列７ ４ ｉ Ｓ ７ ６ ｌ ５ ４ Ｉ ｌ ００ｌ ０００１０ ０ｌｌ ｌ ｌ ００ ００ｌ ｌ １ ０１００１００１ Ｉ ｌ １００００Ｉ隗频信号图２－３慢跳频系统信号调制过程 Ｆｉｇｕｒｅ２－３．ＭｏｄｕｌａｔｉｏｎｏｆＳｌｏｗＦｒｅｑｕｅｎｃｙＨｏｐｐｉｎｇ从抗干扰性能来看，快跳频比慢跳频好，如果跳频速率超过快速跟踪式干扰 机的响应速率，则可免除这种干扰的威胁，对抗转发式干扰也有好处，而慢跳频 抗此类干扰的能力较差；从频谱利用率来看，快跳频不太理想，快跳频的频率驻 留时间短，所以频谱宽，而且副瓣会造成领近信道干扰；从同步性能看，慢跳频 系统要求的精度低，快跳频系统要求的精度高；从价格和复杂程度看，快跳频由 于频率合成器复杂，因此成本高且技术难度大１４］。 从以上分析可知，在选择跳频速率时应主要考虑： ●系统抗干扰性的要求： ●系统可检测性与接收机的性能指标； ●系统中各种跳频信号互相干扰的大小； ●系统的同步能力、环路的锁定时间； ?跳频实现的可能性。７北京交通大学硕士学位论文２．３跳频系统的特点。扩频系统的特点，在很大程度上取决于它的扩展频谱机理。跳频扩展频谱在 机理上与直接序列扩展频谱大不相同。每一跳频驻留时问的瞬时所占的信道带宽 是窄带频谱，依照跳频图案随时间的变化，这些瞬时窄带频谱在一个很宽的频带 内跳变，形成一个跳频带宽。由于跳频速率很快，从而在宏观上实现了频谱的扩 展。载波频率之间的频率间隔就是信道带宽，跳频的载波数目乘上信道带宽就是 跳频带宽。因此，跳频系统有如下特点： １、它是瞬时窄带系统，易于与目前的窄带通信系统兼容。目前的通信系统不论是 模拟调制的还是数字调制的，通常都是窄带的通信系统。如果给现有的窄带通 信系统加装上能使其载波频率按照某种跳频图案跳变并能实现同步接收的装 置，则可改造成为跳频通信系统。 ２、它是宏观的宽带系统，因此具有扩展频谱的抗干扰能力。跳频扩展频谱具有抗 单频十扰、多频干扰的能力，还具有抗部分频带和宽带干扰的能力。跳频抗干 扰是指跳频的跳频图案被敌方发现、识别的概率，以及跳频频率与敌方干扰频 率相一致的概率。这种概率越小，抗十扰能力越强。 ３、它是按照跳频图案进行频率跳变的，因此具有码分多址和频带共享的组网通信一能力。利用跳频图案的不同，可以在一个宽的频带内容纳多个跳频通信系统同 时工作，达到频谱资源共享目的，从而可以提高频谱的有效利用率。４、它的载波频率是快速跳变的，因而具有频率分集的功能。分集接收技术是克服 信号衰落的有效措施。当跳频的频率问隔大于衰落信道的相关带宽时（通常是 能满足这个条件的），而跳频驻留时间又很短的话，它就能起到频率分集的作 用。因此，在移动通信多径、衰落信道的条件下，跳频系统又具有抗多径、抗 衰落的能力。 ５、它在非常强的邻近电台干扰下具有通信能力，解决了“远．近”问题。“远．近” 问题对直扩系统的影响很大，对跳频系统来说，这种影响就小很多，甚至可以 完全克服。所以功率控制条件宽松，不存在复杂的功率分配问题ｐ胴。 总之，快速跳频系统是一种很有前途的扩频通信技术。２．４跳频通信的关键技术跳频通信是传输信号的载波频率按预定规律进行离散变化的一种通信方式．跳频通信的主要关键技术是：跳频通信系统１、可变频率合成器。 这是跳频系统的核心。为了实现准确可靠的通信，可变频率合成器应具有： 输出的频率纯度高；能产生随机跳变且不连续的频率序列；从一个频率跳变到另一 个频率要有足够快的跳变速度；到达稳定的时间短，噪声低；可靠性、抗震性高 等。 ２、跳频序列。 应具有随机性、周期性、可用序列多、跳变的频率在使用的频带内均匀分布，以及要求大的跳频距离等特点。跳频系统最常用的是ＲＳ（Ｒｅ，ｅＡ－Ｓｏｌｏｍｏｎ）编码方法构成的跳频序列。 ３、跳频数及跳频速率的选择。 这是决定整个跳频系统性能的参数。跳频数Ｎ增加，频谱展宽越宽，则系统 的跳频增益Ｇ越大（Ｇ＿Ｎ）；但跳频数太多会增加频带宽度，使频谱利用率降低：如 果缩小频道问隔，会由于振荡器的漂移和收发信机问相对位置的不定性，产生多 个用户同时跳到一个频率上的击中现象，造成干扰而产生误码。因此，跳频数的一 设计要依跳频序列造成的击中数最小、跳频增益、预期的误码率及系统的复杂程 度等综合考虑后决定。 ４、跳频的同步。 存跳频通信中，由于时钟漂移、收发信机之间距离不定而产生的时间差异、 多普勒效应的存在及振荡器频率漂移等引起收发失步，敛使接收机本地产生的序列码与收到的序列码不匹配，造成不能正确解跳。因此，必须采用同步方法来搜索和消除时间及频率偏差，以保证收发双方码相位和载频的一致性。跳频通信的 同步包括以下４方面：频率同步，跳频图案同步，跳频码元同步，失步检测判决。 它的具体实现过程包括捕获和跟踪。捕获的常用方法有精确时钟法、搜索法、前 置码法及匹配滤波器法等。当脉冲码元捕获后，同步系统就自动转到时间跟踪。 跟踪采用锁相环路，即用导前一滞后电路来检测误差电平，实现控制钟源。２．５跳频技术指标与抗干扰的性能考察一个系统的跳频技术性能，应注意下列各项指标：１、频率范围：是指跳频通信系统工作的频段．战术短波跳频电台频率范围是１．６ＭＩ－－Ｉｚ～２９．９９９９ＭＨｚ。战术超短波跳频电台频率范围是３０ＭＩ－－Ｉｚ～８７．９７５ＭＨｚ（频段可扩展）。 ２、信道间隔：是指任意两个相邻信道之间的标称频率之差．短波电台的信道间隔９北京交通大学硕士学位论文通常为１０００Ｉ－＇Ｉｚ、１００Ｈｚ、１０Ｈｚ；战术短波跳频电台信道间隔是１００Ｈｚ。超短波 电台的信道间隔通常为２５ｋＨｚ、１２．５ｋＨｚ；战术超短波跳频电台信道间隔是２５ｌ出ｋ。３、调制方式：由于载波频率的跳变，在发射机和接收机的频率合成器之间保持相 位相干是困难的，除非跳频速率低于发送符号的速率，跳频电台通常采用非相 反或者差分相干解调器，因此，ＦＨ／ＭＦＳＫ、ＦＨ／ＤＰＳＫ是跳频通信通常采取的 调制方式。 ４、跳频带宽：是指跳频电台工作时最高频率与最低频率之间所占的频带宽度。战 术短波跳频电台的跳频带宽分为窄带跳频、分段跳频和全频段跳频。战术超短 波跳频电台的跳频带宽分为全频段跳频和分频段跳频。跳频带宽的大小与抗宽 带或部分频带噪声干扰的能力有关。跳频带宽越宽，抗噪声干扰能力越强。因 此，最好能够在整个工作频率范围内实现跳频。 ５、跳频频率数目：是指跳频电台工作时跳变的载波频率点的数目。跳频电台工作 时跳变的载波频率点的集合，成为跳频频率集，也称为跳频频率表。通信中频 率是双方预先设置好的。跳频频率数目越多，抗单频、多频以及梳状干扰的能 ’力越强。在一次通信中，只使用频率范围内几千个可用信道的一部分，通常为 ２的幂次，从几十个至几百个。战术超短波跳频电台中，应能存储３张频率表， 每张频率表的数目可为８、１６、３２和６４。战术超短波跳频电台至少有２张频率 表，每张频率数目不少于３２个。 ６、跳频速率：是指跳频电台载波频率跳变的速率，通常用每秒钟载波频率跳变的 次数来表示．低速小于１００Ｈｏｐｌ／ｓ，中速ｌＯＯＨｏｐｓ／卜１０００Ｈｏｌｍ／ｓ，高速大于１０００Ｈｏｌ衲。跳频速率越高，抗跟踪式干扰的能力越强。但是，跳频速率受通信信道和元器件水平的限制。工作在更高频段的跳频系统，容易实现更高的跳 频速率，如美国的ＪＴＩＤＳ工作在Ｌ波段，跳频速率高达７６９２３Ｈｏｐｓ／ｓ。 ７、跳频周期：是指每一跳占据的时间，等于跳频驻留时间和信道切换时间之和， 和跳频速率成倒数关系。８、跳频序列周期：是指跳频序列不出现重复的最大长度，可用位数或时间表示。跳频序列周期越长，敌方破译越困难，抗截获的能力越强。短波跳频电台的跳 频序列周期不少于１年。超短波跳频电台的跳频序列周期不少于ｌＯ年。 ９、初始同步时间：是指从跳频发射机开始发送初始Ｉ＿Ｊ步信息到跳频接收机实现与 发射机同步，并进入跳频通信状态所需的时间。它影响着跳频通信的顽存时间。 初始同步建立的过程越短越好，越隐蔽越好，否则一旦被敌方破坏，跳频通信 系统将瘫痪．短波跳频电台初始同步时间不大于５｜，超短波跳频电台同步时间 应小于０．６１。跳频通信系统综上所述，希望跳频带宽要宽，跳频频率数目要多，跳频的速率要快，跳频 序列的周期要长，跳频系统的同步时间要短。跳频系统的关键部件是跳频器，更 具体地，是能产生频谱纯度好的快速切换的频率合成器和伪随机性好的跳频指令 发生器。２．６跳频系统的抗干扰性能跳频通信系统通常工作于强干扰环境中，对于民用通信来说，主要的是自然干扰，如：接收机内部噪声、多径干扰、信道衰落和多用户干扰。对于军事通信 来说，除了上述自然干扰外，还存在着认为干扰，如：宽带噪声干扰、部分频带 噪声干扰、多频连续干扰、跟踪式干扰、转发式干扰等，而且认为干扰比自然干 扰严重得多州。 跳频系统的抗干扰机制是采用躲避的方法，随机的改变载频，使其不受千扰。 １、单频干扰与窄带干扰 单频干扰或窄带于扰对宽带接收机的影响非常严重。这些干扰可能来自功率 大、距离近的电台或干扰源，也可能来自敌方的人为干扰冈为频谱窄、功率集中， 一旦落入宽带接收机的前端电路，就可能引起阻塞，从而破坏接收机的正常工作。 若接收机前端电路的动态范围足够大，则不必考虑阻塞干扰，这时只斋考虑那些与所需信号同时落入同一发送信道或互补信道的干扰即可。为了改善跳频系统的误码率，可以用增加可用频率数，增加跳频速率的方法，或者增加冗余度的方法， 即一个信息码用几个频率传输１４１１”。 ２、宽带阻塞式干扰 宽带阻塞式干扰通过发射宽带大功率信号占据狴个跳频频段，使跳频电台无 处可跳，系统不能正常工作。但是这种干扰机要求功率高，频带宽，这在技术实 现上有一定的难度，即使有也容易被发现而被摧毁． ３、多径干扰 多径效应是指由于电波传播过程中的多条路径使到达接收端的信号产生衰落 与展宽的现象，由此产生的信号失真、码间串扰、噪音增加等干扰称为多径干扰． 跳频系统要具有抗多径干扰的能力，必须保证在一跳时间之内与多径信号没有重 叠部分。最有效的办法是提高跳频速率，减小每一跳的驻留时问。 ４、远近效应 远近效应是指大功率的信号（近处的电台）抑制小功率信号（远端的电台）的现象。由于跳频系统的工作频率是跳变的，虽然干扰机离接收机很近，在某个频率ｌｌ北京交通大学硕士学位论文上干扰信号的功率比有用信号的功率高，产生了远近效应，但是当载波频率跳变至另一个频率时则不再受其影响，因此跳频系统无明显的远近效应。 ５、转发式干扰 转发式干扰的方式是把收到的跳频信号经过转发处理以最小的时延发射出 去，形成转发式干扰。它的关键在于转发信号的时延，如果时延大于信号的驻留 时间则无效。转发式干扰要有效地干扰跳频信号，必须在跳频信号的一跳内使转 发的干扰信号与有用信号同时到达接收机，或在一跳的驻留时间内有时间上的重 叠。所以要克服转发式于扰，只有减小每跳的驻留时间，提高跳频速率。但是速 率提高后，由于多网和延迟，会造成网与网中频率的“击中”，降低组网能力。由 于转发式干扰机并不需要知道跳频图案，因此它对跳频信号的干扰最严重［４１。２．７跳频序列在跳频通信中，希望跳频伪码序列要具有如下特性：●跳频序列集合中的任意两个跳频序列互相关性越小越好，使所有相对时延下发生频隙重合的次数尽可能少。●跳频序列集合中的任意跳频序列自相关旁瓣越小越好，使其平移序列的频隙重合次数尽可能少。●为了有更多的跳频序列提供用户使用，实现多址和保密通信，要求跳频序列集合中的序列数目尽可能多。●为了使跳频系统具有良好的抗干扰性能，应使各频隙在一个序列周期中的出现次数基本相同，即均匀性要好。 ●较好的随机性。以保证频率跳变具有不可逆推性。●具有好的非线性。使伪码序列具有不可逆推性，以增强抗破译性。总之，尽量满足具有以上特性的伪码序列称为“好”码，可以优选作为跳频 伪码序列。 目前用的较多的伪随机码主要是ｍ序列、Ｍ序列和Ｒ－Ｓ（Ｒｅｅｄ－Ｓｏｌｏｍｏｎ）码。ｍ序列是跳频序列常用的控制码，它容易产生。但从保密的观点看，这种跳频序列用在通信系统中有不足之处．因为采用计算机模拟就能够比较容易地找到其规 律性，而且其密钥景也不够大．故在高保密跳频通信中使用不够理想，不过在一 般的情况下还是可以使用的。Ｍ序列是非线性移位寄存器序列，可产生的跳频序 列多且保密性强。Ｒ－Ｓ码是一种最佳的近似正交码，用户数多，实现容易，是一种理想的跳频控制码。混沌序列是近几年来兴起的又一个研究热点，它有很强的多跳频通信系统址性能，其长期行为表现出明显的随机性和不可预测性也为改善跳频系统的性能 引入了新的途径。这几种序列的比较如表２－ｌ所示。 实际应用中，跳频图案并不是简单的由伪随机码直接产生，而是一种复杂的 变换关系，如许多战术跳频电台，其跳频图案的产生是由带时间信息的参量ＴｅＤ（ＴｉｍｅｏｆＤａｙ）、原始密钥（Ｐｒｉｍｅ Ｋｅｙ）和伪随机码一起模２加后经非线性变换，确定出跳频图案。这种跳频图案由于考虑了时间信息，因而是一种时变的跳频图 案，经过多重加密，大大增强了跳频伪码序列的复杂性和抗破译能力［４１。表２－１几种跳频序列的性能比较Ｔａｂｌｅ ２－１．Ｃｏｍｐａｒｉｓｏｎ ｏｆＦｒｅｑｕｅｎｏｙ Ｈｏｐｐｉｎｇ Ｓｅｑｕｅｎｃｅｓ频率合成器的原理３频率合成器的原理●跳频器是跳频通信系统的核心部件，用来产生随时间变化的载波或本地振荡 信号频率，如图３－１所示。它主要由频率合成器和伪随机码发生器组成：频率合成 器产生多种频率，是跳频器的关键部件：伪随机码发生器控制频率合成器产生频 率跳变。伪随机码的每一种状态对应于频率合成器的一个频率。因而实质上跳频 器是一个码控频率合成器，它的好坏对跳频通信系统的性能有着重大的影响。一、／频—．， ． ．。 ．Ｌ一马输出ＩＰ－图３－１跳频器的组成Ｆｉｇｕｒｅ ３－１．Ｅｌｅｍｅｎｔｓ ｏｆＦｒｃｑｕｃｎｏｙ Ｈｏｐｐｉｎｇ Ｓｙｎｔｈｅｓｉｚｅｒ本章主要讲述频率合成器的原理，具体的设计和实现将在第四章讲述。３．１频率合成的技术指标频率合成技术是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。参考频率可由高稳 定的晶体振荡器产生，从而使合成的离散频率与参考频率有严格的比例关系，并 且具有同样的稳定度和准确度ｌ”。 频率合成器的性能主要由以下几个指标来表征： １．频率范围。频率范围是指频率合成器最低输出频率丘。和最高输出频率丘之间的范围。／ｏ与厶之比称为覆盖系数，当覆盖系数大于２￣３时，整个频段可以划分为几个频段。通常要求在规定的频率范围内，在任何指定的频率上，频率合成器都能工 作，而且电性能都满足质量指标。 ２．频率分辨力。 因为频率合成器的输出频谱不是连续的，所以用频率分辨力来表征两个相邻 频率之间的最小间隔，故也称频率间隔。不同用途的频率合成器对频率分辨力有北京交通大学硕士学位论文不同的要求。 ３．频率转换时间。 频率转换时间是指频率合成器从一个频率转换到另一个频率并且达到稳定所 需要的时间。常规通信通常要求低于几十毫秒；跳频通信则要求越短越好，最好 达到微秒数量级。直接合成法与直接数字合成法的频率转换时间极短，在快速跳 频系统中得到广泛应用；锁相合成法的频率转换时闻相对比较长，大约为参考时 钟周期的２５倍，多用于慢速跳频系统．４．频率准确度与稳定度。，频率准确度是指频率合成器的实际输出频率偏离标称工作频率的大小。频率稳定度是指在一定时间间隔内，频率合成器输出频率变化的范围。通常将工作频率相对于标称工作频率的偏差即如不稳定偏差之内。长期稳定度主要由晶体和元 件老化所决定。短期稳定度主要取决于内部电路参数的变化、外部电源波动及其他环境因素。５．频谱纯度。频谱纯度实质是指频率合成器输出信号中包含谐波分量和其他杂散分量大小的一种度量。影响频谱纯度高低的重要因素是滤波器的质量、相位噪声、杂散噪 声和其他寄生干扰，其中相位噪声和寄生干扰尤为主要。 相位噪声是瞬间稳定度的频域表示，在频谱上呈现为主谱两侧的连续噪声频 谱，如图３－２所示。相位噪声的大ｄ，．－Ｉ用频率轴上距主谱△厂处ＩＨｚ带宽内相位偏差的均方值，也称为ｖ处的相位功率普密度来表示。相位噪声是频率合成器的重要质量指标，主要决定于环路中压控振荡器ＶＣＯ的性能优劣，另外环路滤波器Ｌｏｏｐ Ｆｉｌｔｅｒ的设计也有重要的影响［２１。图３－２频率合成器输出信号的频谱Ｆｉｇｕｒｅ ３－２．Ｆｒｅｑｕｅｎｃｙ Ｓｐｅｅｔｎｕｎ ｏｆＦｒｅｑｕｅｎｅｙ Ｓｙｎｔｈｅｓｉｚｅｒ０Ｉ却哦Ｓｉｇｎａｌ寄生干扰是电路中非线性部件产生的，其中最严重的是混频器。表现为一些１６频率合成器的原理离散的频谱，如图３－２所示。３．２频率合成法分类频率合成方法有很多种，按照合成频率所使用的方法分类，可分为直接合成法与间接合成法；按照使用参考频率源数日，可分为相干合成法与非相干合成法：从理论基础及实现方法相对独立的角度，町分为直接频率合成法（Ｄｉｒｅｏｔ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｓ）、间接频率合成法（Ｉｎｄｉｒｅｏｔ（Ｄｉｒｅｏｔ ＤｉｇｉｔａｌＦｒｅｑｕｅｎｃｙＳｙｎｔｈｅｓｉｓ）和直接数字合成法Ｓｙｎｔｈｅｓｉｓ，简称ＤＤＳ）。１、直接频率合成法 它是最早出现的最经典的频率合成技术。利用一个或多个高稳定高频谱纯度 的参考晶振，通过混频器、倍频器、分频器和滤波器实现对参考晶振的加、减、 乘、除，生成所需要的频率。 优点是：频率转换速度快；带宽较宽：相位噪声性能好，适用于快速跳频。 缺点是：需要复杂的铝箔、屏蔽、消除射频干扰等措施；功耗大、体积大、成本 高，难以保证高的频谱纯度。随着微波器件及集成电路－Ｔ艺水平的提高，直接频 率合成法的实现难度、成本、质量和体积正在逐步减小，近几年来在需要快速跳 频和频率稳定度要求高的场合又重新引起了重视。 ２、『目Ｊ接频率合成法 间接频率合成法也称为锁相频率合成法（Ｐｈａｓｅ－ＬｏｚｋｃｄＬｏｏｐ，简称ＰＬＬ诲它 是利用锁相技术来产生所需要的频率。早期的间接频率合成技术使用模拟锁相环， 在输出很多较高频率时，需要大量的混频器、分频器和带通滤波器。后来，数字 锁相环的出现及其在锁相频率合成器的应用标志着数字锁相频率合成技术得以形 成。由于不断吸收和利用吞脉冲计数器、小数分频器、多模分频器等数字技术新 成果，数字锁相频率合成技术日益成熟。 优点是：可以实现任意频率和带宽的频率合成；具有极低的相位噪声和杂散； 除鉴相器频率泄漏外，一般混频器、分频器没有其他的杂波输出（小数分频器除 外）；电路简单町靠、功耗低、体积小、质量小。缺点是：频率转换速度慢，一般 在毫秒级，最好的为几十微妙；频率稳定度较低；锁相环路有惰性，频率分辨力 与频率转换时间之间相互矛盾，难以兼顾，采用变模分频和小数分频电不能从根 本上解决这一问题，有些场合必须辅以其他频率合成技术才能满足要求． ３、直接数字合成法 直接数字合成法以全数字技术从相位概念出发进行频率合成。它打破了传统频率合成技术的束缚，为频率合成技术建立了一种新的思维模式．直接数字合成１７北京交通大学硕士学位论文法具有许多传统频率合成法难以获得的优点。在发展初期，由于受工作频率和不可避免的杂散噪声的影响，这项技术未能收到重视。近年来，随着数字集成电路 和微电子技术的发展，ＤＤＳ技术得到了迅速发展并走向实用。 优点是：具有精确的相位、频率分辨力；频率转换速度快；相对带宽很宽； 相位连续、控制方便；具有输出任意波形的能力。缺点是：工作频带窄、杂散抑 制差。 ４、ＤＤＳ峙ＩＬＬ组合频率合成法 直接频率合成法、间接频率合成法和直接数字合成法的实现手段和技术指标各有特点，往往某类合成器的优点正好是另一类合成器的缺点，设计时将ｉ类合成法有机结合、优势互补是频率合成器的发展趋势。以ＤＤＳ和ＰＬＬ相结合构成的组合式频率合成器，是克服ＤＤＳ杂散和输出带宽缺陷的较好方式，同时可以解决锁相频率合成器分辨力不高和频率转换时间较长的问题，可以满足宽带、高速跳 频的需要，还具有成本低、结构简单等特点，是高性能频率合成器发展的主要方 向。 表３０ｌ是几种频率合成方法的比较［７１。表３－１合成器性能比较Ｔａｂｌｅ ３－１ Ｃｏｍｐａｒｉｓｏｎ ｏｆＦｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｚｅｒｓ．以下就后面实现中用到的ＤＤＳ和ＰＬＬ原理加以详述。３．３ＤＤＳ的原理及性能ＤＤＳ按其输出信号及产生方式的不同可分为以下六类：１、正弦信号输出ＤＤＳ：２、脉冲信号输出ＤＤＳ：３、三角波输出ＤＤＳ；４、小数分频ＤＤＳ；５、相位内插 ＤＤＳ＂６、抖动注入ＤＤＳ。目前所见到的ＤＤＳ芯片几乎都采用正弦信号输出的形频率合成器的原理式，因此这里只详细介绍正弦信号输出的ＤＤＳ的工作原理。３．３．１工作原理ＤＤＳ的原理图如图３－３所示，它包含相位累加器、波形存储器、数／模转换器 和低通滤波器四个部分。在参考时钟的驱动下，相位累加器对频率控制字进行累 加，得到的相位码对波形存储器寻址，波形存储器输出相应的幅度码，经数／模转 换器生成阶梯波形，最后经低通滤波器滤波得到所需频率的连续波形。豳３—３ ＤＤＳ原理图Ｆｉｇｕｒｅ ３－３ ＤＤＳ Ｄｉａｇｒａｍ理想的单频信号可表示为 ｓＯ）＝Ｕｏｏｓ（２，甄ｆ＋００） 只要振幅Ｕ和仞始相位皖不随时间变化，它的频率就由相位惟一确定（３－１）巩ｆ）＝２矾ｆ矿（ｎ）ｆｆｉ ２ａ？五ｎＴ，＝ＡＯ．ｎ（１１＝０，１，２，…）（３－２）以采样频率正（ｔ＝ｌ／ｆ，）对上式进行采样，则可得到相应的离散相位序列（３?３）?其中Ａ０＝２矾￡一２矾／正是连续两次采样之间的相位增量，控制Ａ０可以控制合成信号的频率。（３－４）现将整个周期的相位２万分割成ｑ等份，每一份Ｊ＝２＃／ｑ为可选择的最小相位 增量。若每次的相位增量取万，得到最低频率输出石一２轰２寺经滤波后得到的模拟信号为ｑ．（３．５）ｓ（Ｏ，ｃｏｓ（２石Ｒｆ，ｔ）（３－６）北京交通大学硕士学位论文若每次的相位增量选择为８的Ｒ倍，ＩＰ可得到信号频率五：石Ｒ５Ｆ：Ｒｆ， ，＾２面２窜相应的模拟信号为‘３。７’ （３．７），ｓＯ）＝ｏｏｓ（２万五ｆ）（３－８）ｇ式中ｑ、Ｒ?一正整数，根据采样定理的要求，Ｒ的最大取值应小于ｑ，２。１．０００ ０．９２４ ０．７０７ ０．３８３ Ｏ三蕊 荔熟蠹ｉ图３－４相位码与幅度码的对应关系Ｆｉｇｕｒｅ ３－４．Ｒｅｌａｔｌｏｍｈｉｐ ｂｅＩＶＶＣｅｌＢ Ｐｈａｓｅ ｌｍｄＡｍｐｌｉｔｕｄｅ．０．３８３ －０．７０７ ｌ一娶涮三筠‘ＤＤＳ就是利用以上原理进行频率合成的。可以用正弦波一个完整周期内相位 圆来表示ＤＤＳ相位量化的工作原理，其相位与幅度一一对应，如图３＿４所示。一个Ｎ位的相位累加器对应相位圆上２”个相位点，最低相位分辨力为２ｚ／２＇ｖ。图３．４中，Ｎ＝４，共有１６个相位码与１６个幅度码相对应。该幅度码存储在波形存储器 （ＲＯＭ）中。在频率控制字的作用下，相位累加器对ＲＯＭ寻址，再经过低通滤 波器平滑，得到模拟正弦波输出。 从理论上来讲，波形存储器可以存储一个或多个完整的具有周期性的任意波 形数据；在实际应用中，以正弦波形最具有代表性，也应用最广。 ＤＤＳ输出信号的频率与参考时钟频率及控制字之间的关系为。五＝”７么Ⅳ（３－９）式中无——．ＤＤｓ输出信号的频率；足——频率控制字； ｆ——参考时钟频率； ’Ⅳ——相位累加器的位数。 相位累加器是ＤＤＳ的关键部件，它实际上是一个以模数２为基准、受频率控频率合成器的原理制字控制而改变的计数器，它积累了每一个参考时钟周期内合成信号的相位变化， 相位字对波形存储器寻址，在波形存储器中写入２Ⅳ个正弦数据，每个数据为Ｄ位． 不同的频率控制字Ｋ导致相位累加器的不同的相位增量，从而使波形存储器输出 的ｊＦ弦波的频率不同。波形存储器输出的Ｄ位二进制数送到数／模转换器进行Ｄ／Ａ 转换，得到量化的阶梯正弦波输出。理想情况下，Ｎ位累加器对应ＲＯＭ中２Ⅳ个 相位点，每一相位点对应一个幅值。累加器连续进行累加，至最大值∥后溢出， 即产生了一个频率为∥的输出周期。通常，累加器溢出之后，残余计数将保留在 锁存器内作为下次累加的初值。容易看出，Ｋ越大，从２Ⅳ￡个相位点中取样的次 数就越少，相位累加周期越短，，二也就越高。３．３．２性能特点ＤＤＳ采用了全数字结构，具有其他频率合成技术所不具备的特点。其优点如下：?频率分辨力岛。这是ＤＤＳ的主要优点之一，它由参考时钟频率正和相位累加 器的位数Ｎ决定。当参考时钟频率ｆ确定后，频率分辨力仪由Ｎ确定。理论 上讲，只要Ｎ位数足够多，就町以得到足够高的分辨力。当频率控制字Ｋ＝Ｉ 时，ＤＤＳ产生的最低频率，成为频率分辨力，即，一一；／２”ｆ—ｆ，，（３．１０）例如，若ＤＤＳ的参考时钟频率为５０ＭＨｚ，相位累加器的字长为４８位，频率 分辨力可达０．１８×１０－＊Ｈｚ，这是传统频率合成技术所难以实现的。 ?输出频率的相对带宽很宽。根据Ｎｙｑｕｉｓｔ定律，理论上，只要输出信号的最高 频率小于或等于ｆ／２，ＤＤＳ就可以实现所要的带宽。由于受低通滤波器过度 特性及高端信号频谱恶化的限制，实际Ｊ二程中可实现的最高频率一般为Ｏ．．．ｆ。 另外，若频率控制字Ｋ＝０，则ｆ＝０，即可输出直流。因此ＤＤＳ的输出频率 范围一般是ｏ～Ｏ．４ｆ，这样的相对带宽是传统频率合成技术所无法实现的． ?频率转换时间短。ＤＤＳ频率转换时问是频率控制字的传输时间和以低通滤波 器为主的期间频率响应时间之和。高速ＤＤＳ系统中采用流水线结构，其频率 控制字的传输时间等于流水线级数与时钟周期的乘积，低通滤波器的频率响应 时间随截止频率的提高而缩短，因此高速ＤＤＳ系统的频率转换时间极短，可 以达到纳秒数量级。ＤＤＳ的这一优点对实现高速跳频极为有利。 ?频率捷变时相位连续。从ＤＤＳ的工作原理可知，改变ＤＤＳ的输出频率是通过 改变频率控制字实现的，这实际上改变的是相位函数的增长速率．当频率控制北京交通大学硕士学位论文字从墨变为墨之后，它是在已有的累积相位埚万（艿为最小相位增量）上，再每次累加墨艿相位函数的曲线是连续的，只是在改变频率的瞬间其斜率发生了突变，因而保持了输出相位的连续性。在许多应用系统中，特别是跳频通信 中，需要在频率跳变过程中保证信号相位的连续，以避免相位信息的丢失和增 加新的离散频率分量。传统的频率合成技术做不到这一点，直接频率合成器的 相位是不连续的，间接频率合成器的相位虽然连续，但Ｗ为压控振荡器的惰性， 频率转换时间较长。 ●可产生宽带正交信号。根据ＤＤＳ的工作原理，只要相位累加器同时寻址两个所存幅值正交的ＲＯＭ，分别用各自的数／模转换器和低通滤波器，就可在很宽的范围内获得比较精确的正交信号。 ●具有任意波形输出能力。ＤＤＳ中相位累加器输出所寻址的波形数据并非一定 是正弦波形数据，根据Ｎｙｑｕｉｓｔ定律，只要该波形所包含的高频分量小于采样 频率的一半，这个波形就可由ＤＤＳ产生。ＤＤＳ为模块化结构，输出波形仅由 波形存储器中的数据决定，只要改变存储器中的数据，就可以产生方波、三角 波、锯齿波等人以波形。 ●易于实现数字调制。ＤＤＳ采用全数字结构，频率控制字可以直接调整输出信 号的频率和相位，因此可以在ＤＤＳ设计中方便地加上数字调制、调相以及调 幅等功能，产生ＡＳＫ、ＦＳＫ、ＰＳＫ、ＭＳＫ等多种信号。 此外，ＤＤＳ还具有集成度高、体积小、易于控制等特点。 ＤＤＳ频率合成技术的缺点如下： ●工作频带受限。这是ＤＤＳ应用受到限制的主要因素。根据ＤＤＳ的结构和工作 原理，ＤＤＳ的工作频率受到器件速度的限制，主要是指ＲＯＭ和ＤＡＣ的速度 限制。随着高速ＥＣＬ和ＧａＡｓ器件的发展以及高速可编程滤波器的实现，频带 受限问题将逐步得到缓解。 ●相位噪声性能。ＤＤＳ的相位噪声主要由参考时钟相位的性质、参考时钟的频 率与输出频率之间的关系以及器件本身的噪声决定。理论上，输出频率的相位 噪声会对参考时钟频率的相位噪声有２０１９（Ｌ／正）ｄＢ的改善。实际工程中，必 须要考虑包括相位累加器、ＲＯＭ、ＤＡＣ等在内的各种器件噪声性能的影响． ●杂散抑制差。杂散抑制差是ＤＤＳ的主要问题。其杂散分量主要由相位舍位、 波形幅度量化和ＤＡＣ的非理想特性所引起。ＤＤＳ中，由离散窄带杂散引起的 频谱不纯比ＰＬＬ中的宽带相位噪声引起的不纯还严重，这些杂散信号常常紧 靠输出频率。预测杂散的幅值相较预测其位置要难的多。 如果在系统中用了理想的ＤＡＣ，即使波形的每一离散抽样值是理想的量化近 似值，杂散信号也会产生，即杂散总是存在的。由于没有理想的ＤＡＣ，会引入ＤＡＣ频率合成器的原理误差，这些ＤＡＣ误差将以谐波、互调合杂散信号等形式表现出来。由量化和ＤＡＣ 误差引入的杂散会在相同频率上出现。所有的杂散信号与输出频率有关，然而， Ｎｙｑｕｉｓｔ频率和直流分量作为“Ｎｙｑｕｉｓｔ墙”，谐波被反射到ＤＤＳ带宽内，如图３－５ 所示。假设时钟频率为４０ＭＨｚ，输出频率为１２ＭＨｚ，２８ＭＨｚ和５２ＭＨｚ为第一对 混叠频率，２０ ＭＨｚ为Ｎｙｑｕｉｓｔ频率。在图３．５中，二次谐波分量会在２４ＭＨｚ出现。 然而二次谐波杂散将由Ｎｙｑｕｉｓｔ频率反射，在１６ＭＨｚ出现，第三次谐波出现在 ４ＭＨｚ，四阶出现在８ＭＨｚ，以此类推，谐波杂散的阶数越低其影响越严重。第一 混叠频率 图３－５ ＤＤＳ输出信号频谱图Ｆｉｇｕｒｅ ３－５．Ｆｒｅｑｕｅｎｃｙ Ｓｐｅｃｔｒｕｍ ｏｆＤＤＳ Ｏｕｔｐｕｔ ＳｉｇｎａｌＤＤＳ的杂散性能的改善可以通过以下措施来实现： ●增加ＤＡＣ的位数，有效位每增加一位，ＤＤＳ的输出杂散电平将改善６ｄＢ； ●增加有效相位位数，每增加一位，ＤＤＳ的输出杂散电平将改善８ｄＢ； ●设计性能良好的低通滤波器，最大限度地滤出第一个混淆信号。３．４ＰＬＬ的原理及性能锁相频率合成器锁相频率合成器由鉴相器、环路滤波器、压控振荡器和程序分频器组成，如３Ａ．１图３－６所示。锁相频率合成器工作原理为：压控振荡器输出的频率正经程序分频器分频后 变为ｆｏ／Ｍ，然后送入鉴相器与参考频率Ｚ进行相位比较。鉴相器输出相位误差 信号，经过环路滤波器后，送到压控振荡器，调整其输出频率工，使得工，肘＝正，北京交通大学硕士学位论文锁相环路进入锁定状态。此时，压控振荡器的输出频率为 Ｚ＝Ｚ×Ｍ（３一１１）频率Ｚ。输出频率的分辨力为鲈＝Ｚ。应用；输出频率分辨力为Ｚ，改变分频比Ｍ可以等间隔地改变频率合成器的输出 频率，在频率分辨力要求很高的场合就必须降低Ｚ，但降低五，输出频率的转换叫！卜［三一－ ＿。台Ｊ ｆ图３－６锁相频率合成器原理图Ｆｉｇｕｒｅ ３－６．ＰＩ工Ｄｉａｇｒａｍ采用锬楣频率合成器的跳频电台，跳频速率较低，通常只有ｌＯＯＨｏｐ／ｓ～ ２００Ｈｏｐ／ｓ。为了减少频率捕捉时间，提高跳频速率，同时又保持低噪声特性，一般 可以采用以下技术措施： ?采用抽样一保持环路滤波器。抽样一保持环路滤波器可以减小鉴相器引起的抖 动，使选择环路参考频率和滤波器参数有了较大的自由度，从而可以减少环路 捕捉时间，提高跳频速率。 ●采用粗调预置法。将频率控制编码指令通过数，模转换器（ＤＡＣ）变成一个直 流控翩电压，送到压控振荡器，将压控振荡器稻诵到输出频率附近，大大降低 环路锁定时间，同时也降低了开环增益的作用，相应降低了输出相位的抖动。 此种方法在第四章快跳频器研究中会用到。 ●采用多环路技术。采用两个或多个相同的锁相环轮流输出跳变频率，当一个锁 相环处于锁定输出时，另一个锁相环处于对下一个频率的捕捉状态，从而大大 提高跳频速率。频率合成器的原理３．４．２多环锁相频率合成器多环锁相频率合成器又称“乒乓”式频率合成器，采用两个或两个以上相同的锁相环轮流工作使频率合成器的转换时间减少，从而提高跳频速率。由于本文 的实践环节未采用此种方法，所以不在此赘述。 １．双环频率合成器。在跳频通信中，如果采用单环ＰＬＬ－ＦＳ时的转换时间占跳频 通信系统跳频周期的１０％，采用这种双环结构之后，可以使跳频速率提高到单 环时的ｌＯ倍。 ２．三环频率合成器。三个环路交替工作，应用到跳频通信中，可以使跳频速率提 高到单环时的２０倍。 以此类推，如果采用ｒ个环路组成频率合成器，可将跳频速率提高到１０（ｒ－１） 倍。多环路的极限跳频速率为选择器开关的速度，而且如何结局环路之间的相互 影响是一个很重要的问题。 间接式频率合成器虽然可以采用．卜述种种措施来提高跳频速率，但一般锁相环的捕捉时间还是要００２～１０３）胛数量级，所以锁相环频率合成器多用于慢跳频系统，快跳频系统的频率合成器仍以直接式为主。３．５ＤＤＳ＋ＰＬＬ的原理及性能直接频率合成法、间接频率合成法和直接数字合成法的实现手段和技术指标各有特点，往往某类合成器的优点正好是另一类合成器的缺点，设计时将三类合 成法有机结合、优势互补是频率合成器的发展趋势。以ＤＤＳ和ＰＬＬ相结合构成的 组合式频率合成器是克服ＤＤＳ杂散和输出带宽缺陷的较好方案，同时可以解决锁 相频率合成器分辨力不高和频率转换时间较长的问题，可以满足宽带、高速跳频 的需要，还具有低成本、结构简单等特点，是高性能频率合成器发展的主要方向．３．５．１环外混频式ＤＤＳ＋ＰＬＬ频率合成器环外混频式ＤＤＳ＋ＰＬＬ是一种最直观的ＤＤＳ＋ＰＬＬ组合方案，它将ＤＤＳ输出频率与ＰＬＬ输出频率混频后经带通滤波器输出，实质上是Ｄｓ、ＩＳ和ＤＤＳ三种技 术的组合，原理图如图３．７所示．北京交通大学硕士学位论文图３—７环外混频式ＤＤＳ＋ＰＬＬ频率合成器原理图Ｆｉｇｕｒｅ ３－７．ＤＤＳ＋ＰＬＬＦｒｅｑｕｅｎｃｙＳ”ｔｌｌ“ｉｚｃｒｉｌｌＭｉｘｉｎｇｏｕｔｏｆｔｈｅＬｏｏｐＭｏｄｅＤｉａｇｒａｍ环路锁定时，频率合成器的输出频率为‘＝Ｍ?‘±缸一吖?‘±７Ｋ－ｚ（３－１２）式中／岛。——ＤＤｓ的输出频率；置—ＤＤＳ的频率控制字； Ｎ－－ＤＤＳ相位累加器字长。该方案利用ＤＤＳ保证其频率分辨力，用ＰＬＬ保证其工作频率和带宽。为了得到连续频率覆盖，要求ＤＤＳ输出带宽必须大于等于参考频率‘，即岛。≥‘。当频率合成器在同一Ｂ。内进行频率转换时，频率转换时间由ＤＤＳ决定，可以极短。当频率合成器频率转换已超过同一ｚ乙。。的范围时，必须改变分频比Ｍ， 频率转换时间由ＰＬＬ决定，由于在组合方案中ＰＩ工的鉴相频率可以取得很高，因 而频率转换时间也可以做的较短。 组合方案中，频率合成器输出信号的相位噪声性能主要由ＰＬＬ和ＤＤＳ输出信 号相位噪声决定，ＰＬＬ鉴相频率较高，使得环内分频比Ｍ大大降低，故ＰＬＬ输出 信号相位噪声有所改善，加之ＤＤＳ的相位噪声一般可以做得较低，该组合频率合 成器相位噪声性能较好。３．５．２ＤＤＳ激励ＰＬＬ的频率合成器用ＤＤＳ激励ＰＬＬ的频率合成器是ＤＤＳ＋ＰＬＬ最基本的组合方案，原理图如图 ３．８所示。频率合成器的原理一带一通 一津 一涮一器蚓●一一一一一 一疆一 煅纂一环 一一器 制 一压 一 一一翌一 爱一一一一，一 一 丌¨●●ｌＪ（３．１３） （３．１４）一器圈３－８ ＤＤＳ激励ＰＬＬ频翠合成器原理图Ｆｉｇ｜ｌｍ ３－８．Ｈ工ＦｒｃｑｕｅｎｚｙＳｙｎｔｈｅｓｉｚｅｒｗｉｔｈＤＤＳＲｅ｜两∞∞Ｄｉａｇｒａｍ锁相环锁定时，频率合成器的输出频率为ｆｏ。Ｍ．厶。：笺事．ｆ：足．匀：。频率分辨力为蜕。＝等?ｚ式中ｆ——．ＤＤｓ的时钟频率： 足——－ＤＤｓ的频率控制字； Ⅳ——＿ＤＤｓ相位累加器字长； ，：／２”——＿ＤＤＳ频率分辨力。观。——合成器输出信号的频率分辨力。组合频率合成器输出信号频率分辨力是ＤＤＳ输出频率分辨力的Ｍ倍，由于以 ＤＤＳ为激励源，当相位累加器的字长Ｎ较大时，合成器仍可得到较高的频率分辨 力。图３－８中的限幅器可以改善输出信号的杂散电平。 为了实现频率连续覆盖，ＤＤＳ的带宽应该是‰；丝掣（３－１５） ‰２—面■一’式中肘。——－Ｈ，Ｌ的最小分频比。ＤＤＳ的一个致命弱点是杂散分布广，并且信杂比差，尽管环路的窄带特性可 以消除ＤＤＳ的远区杂散，但其近区杂散将在输出端按分频比Ｍ呈现２０１９Ｍ（ｄＢ）的 附加，因此，该方案并没有很好地利用ＤＤＳ电路的优势。若将ＤＤＳ的输出作为 频标插入到分频器之前进入环路，环路分频就不会对ＤＤＳ的信杂比在合成器输出 端呈现上述的相乘关系，下面的这个方法基于这一思想设计的方案．北京交通大学硕士学位论文３．５．３环内插入混频ＤＤＳ＋ＰＬＬ频率合成器内插式ＤＤＳ＋ＰＬＬ频率合成器原理图如图３－９所示。图３－９内插式ＤＤＳ＋ＰＬＬ频率合成器原理图Ｆｉｇｕｒｅ ３－９．ＤＤＳ＋ＰＬＬ Ｆｒｅｑｕｅｎｏｙ Ｓｙｎｔｈｅｍｉｚｅｒ ｉｎ ＩｎｔｅｑｍｌａｔｉｏｎＭｏｄｅ Ｄｉａｇｒａｍ整个频率合成器的频率分辨力由ＤＤＳ决定，可以充分发挥ＤＤＳ高分辨力的 优点。当锁相环路锁定时，其输出频率为五＝Ｍ佤±缸啪‘±等（３－１６）}