CPU好几十亿晶体管是怎么安装的【使命召唤吧】_百度贴吧
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&签到排名：今日本吧第个签到，本吧因你更精彩，明天继续来努力！
本吧签到人数：0可签7级以上的吧50个
本月漏签0次！成为超级会员，赠送8张补签卡连续签到：天&&累计签到：天超级会员单次开通12个月以上，赠送连续签到卡3张
关注：792,766贴子：
CPU好几十亿晶体管是怎么安装的
我一直很好奇这件事
我和2L不谋而合～～一管子撸上去的
我记得网易科技上看过说是纳米技术集成的
所以世界上只有两家能生产CPU的公司
VIA还活着，还有龙芯……
不确定，自断JJ
手机CPU生产商表示压力大
激光打上去的
我以后就是做这个的！
贴吧热议榜
使用签名档&&
保存至快速回贴芯片里面几千万的晶体管是怎么弄上去的？
看到排名第一和第二的答案，感觉基本已经涵盖了一个电路从设计走到生产的每一步。但是感觉在细节上还是存在一些问题：1. 当前 CPU 上的晶体管已经远远不是千万级别的概念，而是数个 billion。2. 目前最先进的制程工艺是 Intel 刚刚公布的 14nm 工艺，Fin Pitch 小于 50nm，可以说是技术上的一个飞跃了。关于所谓的 14nm，实际只能初略的反映工艺的一个技术节点，真正的沟道长度要比 14nm 要长一些。3. 关于 14nm 之后的技术，目前理论预测的极限大概在 3nm 左右。出去开会的时候和一些工业界的大牛们有过一些学习，据说目前 11nm 已经完成了大规模生产最初阶段的论证，而 7nm 也基本完成了实验室阶段的研发。感觉 5nm，甚至是 3nm 只是时间上的问题。4. 关于 CPU 的生产流程，实际只包含 Intel 的工艺是不完整的。目前技术上有两大阵营，一者是 Intel 为首的 Bulk Si FinFET 技术，一者是 IBM 为首的 SOI Si 技术，两者技术各有利弊。5. 关于那么多晶体管是怎么弄上去的，实际最本质的还是光刻技术 Photolithography, 随着特征尺寸的缩小，光刻的重要性已经上升到无法上升的地步了，以至于出现了 EUV Extreme ultraviolet lithography 和 Multiple patterning Multiple patterning 等诸多逆天的技术，光这些技术都可以说上很多文字了。5. 半导体产业毋庸置疑是近百年最为激动人心的领域，正是这无数的晶体管一代又一代的更新变革才有了近些年几乎爆炸式的 IT 技术进步。6. 之前很难想象那几十亿个晶体管能几乎完全一致并且整齐划一的工作而不出现任何错误，这本身就是一件非常 amazing 的事情，其实在那小小的 CPU 背后包含了无数人几十年的心血（Intel 在美国的技术研发部门有一万多人，其中有 8000 多 PhD，可想而知其中投入的人力物力之大），于是这个问题就不难理解了。之前因为科研需求，拆过一个 AMD 的 CPU，放在个人主页上，有兴趣可以去看看。Deep into CPU------------------------------------------------------------------------------------------------------------鉴于很多朋友表示国内看不到图片，于是放两张照片和大家分享。这是一个 Top-down View 的 SEM 照片，可以非常清晰的看见 CPU 内部的层状结构，越往下线宽越窄，越靠近器件层。这是某一层互联的 SEM 结构，可以看到清晰的排线，跨接等结构，如果仔细看，还可以发现下层的互联线金属层。这是 CPU 的截面视图，可以清晰的看到层状的 CPU 结构，由上到下有大约 10 层，其中最下层为器件层，即是 MOSFET 晶体管。拆解的 CPU 是 AMD 的产品，AMD 作为 IBM 阵营的公司，同 Intel 不同，其采用的是 SOI 衬底技术。来源：知乎 www.zhihu.com作者：吴恒【知乎日报】
手机应用推荐
点击加载更多CPU中晶体管是怎么做出来胡？_百度知道
CPU中晶体管是怎么做出来胡？
我有更好的答案
要了解CPU的生产工艺，我们需要先知道CPU是怎么被制造出来的。（1） 硅提纯　　生产CPU等芯片的材料是半导体，现阶段主要的材料是硅Si，这是一种非金属元素，从化学的角度来看，由于它处于元素周期表中金属元素区与非金属元素区的交界处，所以具有半导体的性质，适合于制造各种微小的晶体管，是目前最适宜于制造现代大规模集成电路的材料之一。 　　在硅提纯的过程中，原材料硅将被熔化，并放进一个巨大的石英熔炉。这时向熔炉里放入一颗晶种，以便硅晶体围着这颗晶种生长，直到形成一个几近完美的单晶硅。以往的硅锭的直径大都是300毫米，而CPU厂商正在增加300毫米晶圆的生产。（2）切割晶圆　　硅锭造出来了，并被整型成一个完美的圆柱体，接下来将被切割成片状，称为晶圆。晶圆才被真正用于CPU的制造。所谓的“切割晶圆”也就是用机器从单晶硅棒上切割下一片事先确定规格的硅晶片，并将其划分成多个细小的区域，每个区域都将成为一个CPU的内核(Die)。一般来说，晶圆切得越薄，相同量的硅材料能够制造的CPU成品就越多。（3）影印（Photolithography）　　在经过热处理得到的硅氧化物层上面涂敷一种光阻(Photoresist)物质，紫外线通过印制着CPU复杂电路结构图样的模板照射硅基片，被紫外线照射的地方光阻物质溶解。而为了避免让不需要被曝光的区域也受到光的干扰，必须制作遮罩来遮蔽这些区域。这是个相当复杂的过程，每一个遮罩的复杂程度得用10GB数据来描述。（4）蚀刻(Etching)　　这是CPU生产过程中重要操作，也是CPU工业中的重头技术。蚀刻技术把对光的应用推向了极限。蚀刻使用的是波长很短的紫外光并配合很大的镜头。短波长的光将透过这些石英遮罩的孔照在光敏抗蚀膜上，使之曝光。接下来停止光照并移除遮罩，使用特定的化学溶液清洗掉被曝光的光敏抗蚀膜，以及在下面紧贴着抗蚀膜的一层硅。 　　然后，曝光的硅将被原子轰击，使得暴露的硅基片局部掺杂，从而改变这些区域的导电状态，以制造出N井或P井，结合上面制造的基片，CPU的门电路就完成了。（5）重复、分层　　为加工新的一层电路，再次生长硅氧化物，然后沉积一层多晶硅，涂敷光阻物质，重复影印、蚀刻过程，得到含多晶硅和硅氧化物的沟槽结构。重复多遍，形成一个3D的结构，这才是最终的CPU的核心。每几层中间都要填上金属作为导体。Intel的Pentium 4处理器有7层，而AMD的Athlon 64则达到了9层。层数决定于设计时CPU的布局，以及通过的电流大小。（6）封装　　这时的CPU是一块块晶圆，它还不能直接被用户使用，必须将它封入一个陶瓷的或塑料的封壳中，这样它就可以很容易地装在一块电路板上了。封装结构各有不同，但越高级的CPU封装也越复杂，新的封装往往能带来芯片电气性能和稳定性的提升，并能间接地为主频的提升提供坚实可靠的基础。
采纳率：43%
来自团队：
CPU是在特别纯净的硅材料上制造的。一个CPU芯片包含上百万个精巧的晶体管。人们在一块指甲盖大小的硅片上，用化学的方法蚀刻或光刻出晶体管。
为您推荐：
其他类似问题
您可能关注的内容
晶体管的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。芯片里面几千万的晶体管是怎么放置上去的？_图拉丁吧_百度贴吧
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&签到排名：今日本吧第个签到，本吧因你更精彩，明天继续来努力！
本吧签到人数：0成为超级会员，使用一键签到本月漏签0次！成为超级会员，赠送8张补签卡连续签到：天&&累计签到：天超级会员单次开通12个月以上，赠送连续签到卡3张
关注：2,074,638贴子：
芯片里面几千万的晶体管是怎么放置上去的？收藏
来自知乎大神的详情解答u.com/question//answer/?utm_campaign=weekly160&utm_source=weekly-digest&utm_medium=email
听说是自动的
一看楼主小学文化
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)(此处担心有版权问题… 毕竟我也是拿别人钱干活的苦逼phd… 就不放全电路图了… 大家看看就好， 望理解！ ）再放大...cool! 我们终于看到一个门电路啦! 这是一个NAND Gate(与非门), 大概是这样: A, B 是输入, Y是输出.A, B 是输入, Y是输出. 其中蓝色的是金属1层, 绿色是金属2层, 紫色是金属3层, 粉色是金属4层... 那晶体管(更正, 题主的&晶体管& 自199X年以后已经主要是 MOSFET, 即场效应管了 ) 呢?仔细看图, 看到里面那些白色的点吗? 那是衬底, 还有一些绿色的边框? 那些是Active Layer (也即掺杂层.)然后Foundry是怎么做的呢? 大体上分为以下几步: 首先搞到一块圆圆的硅晶圆, (就是一大块晶体硅, 打磨的很光滑, 一般是圆的)
此处重新排版, 图片按照生产步骤排列. 但是步骤总结单独写出. 1. 湿洗 (用各种试剂保持硅晶圆表面没有杂质)2. 光刻 (用紫外线透过蒙版照射硅晶圆, 被照到的地方就会容易被洗掉, 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 注意, 此时还没有加入杂质, 依然是一个硅晶圆. ) 3. 离子注入 (在硅晶圆不同的位置加入不同的杂质, 不同杂质根据浓度/位置的不同就组成了场效应管.)4.1干蚀刻 (之前用光刻出来的形状有许多其实不是我们需要的,而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉, 或者是一些第一步光刻先不需要刻出来的结构, 这一步进行蚀刻). 4.2湿蚀刻 (进一步洗掉, 但是用的是试剂, 所以叫湿蚀刻).--- 以上步骤完成后, 场效应管就已经被做出来啦~ 但是以上步骤一般都不止做一次, 很可能需要反反复复的做, 以达到要求. ---5 等离子冲洗 (用较弱的等离子束轰击整个芯片)6 热处理, 其中又分为: 6.1 快速热退火 (就是瞬间把整个片子通过大功率灯啥的照到1200摄氏度以上, 然后慢慢地冷却下来, 为了使得注入的离子能更好的被启动以及热氧化)6.2 退火6.3 热氧化 (制造出二氧化硅, 也即场效应管的栅极(gate) )7 化学气相淀积(CVD), 进一步精细处理表面的各种物质8 物理气相淀积 (PVD), 类似, 而且可以给敏感部件加coating9 分子束外延 (MBE) 如果需要长单晶的话就需要这个..10 电镀处理11 化学/机械 表面处理
然后芯片就差不多了, 接下来还要: 12 晶圆测试13 晶圆打磨就可以出厂封装了.我们来一步步看: 1上面是氧化层, 下面是衬底(硅) -- 湿洗2 一般来说, 先对整个衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子), 作为衬底 -- 离子注入3先加入Photo-resist, 保护住不想被蚀刻的地方 -- 光刻4.上掩膜! (就是那个标注Cr的地方. 中间空的表示没有遮盖, 黑的表示遮住了.) -- 光刻5 紫外线照上去... 下面被照得那一块就被反应了 -- 光刻6.撤去掩膜. -- 光刻7 把暴露出来的氧化层洗掉, 露出硅层(就可以注入离子了) -- 光刻8 把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次甚至上百次).
-- 光刻9 然后光刻完毕后, 往里面狠狠地插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质就做成了一个N-well (N-井) -- 离子注入
10 用干蚀刻把需要P-well的地方也蚀刻出来. 也可以再次使用光刻刻出来. -- 干蚀刻11 上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理12 用分子束外延处理长出的一层多晶硅， 该层可导电 -- 分子束外延13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻14 再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质, 此时注意MOSFET已经基本成型. -- 离子注入15 用气相积淀 形成的氮化物层 -- 化学气相积淀16 将氮化物蚀刻出沟道 -- 光刻 + 湿蚀刻17 物理气相积淀长出 金属层
-- 物理气相积淀18 将多余金属层蚀刻. 光刻 + 湿蚀刻重复 17-18 长出每个金属层哦对了... 最开始那个芯片, 大小大约是1.5mm x 0.8mm
细说一下光刻. 题主问了: 小于头发丝直径的操作会很困难, 所以光刻(比如说100nm)是怎么做的呢? 比如说我们要做一个100nm的门电路(90nm technology), 那么实际上是这样的: ;实际制作是4倍(或者以上)的Feature Size的掩膜, 大概400nm.实际制作是4倍(或者以上)的Feature Size的掩膜, 大概400nm. 实际生产中: Feature Size = k*lamda / NAk一般是0.4, 跟制作过程有关; lamda是所用光的波长; NA是从芯片看上去, 放大镜的倍率. 以目前的技术水平, 这个公式已经变了, 因为随着Feature Size减小, 透镜的厚度也是一个问题了Feature Size = k * lamda / NA^2 恩.. 所以其实掩膜可以做的比芯片大一些. 至于具体制作方法, 一般是用高精度计算机探针 + 激光直接刻板. Photomask(掩膜) 的材料选择一般也比硅晶片更加灵活, 可以采用很容易被激光汽化的材料进行制作. Food for Thought: Wikipedia上面关于掩膜的版面给出了这样一幅图, 假设用这样的掩膜最后做出来会是什么形状呢? -----------------------大部分附图, 来自AnandTech | An Introduction to Semiconductor Physics, Technology, and Industry , 附图的步骤在每幅图的下面标注, 一共18步. 如有错误欢迎指教!最终成型大概长这样:其中, 步骤1-15 属于 前端处理 (FEOL), 也即如何做出场效应管步骤16-18 (加上许许多多的重复) 属于后端处理 (BEOL) , 后端处理主要是用来布线. 最开始那个大芯片里面能看到的基本都是布线! 一般一个高度集中的芯片上几乎看不见底层的硅片, 都会被布线遮挡住. 版权归原网站 (ANAND TECH) 以及原作者所有, 仅供示意参考(实在懒得自己画了..)之前的芯片图来自我自己的设计.
SOI (Silicon-on-Insulator) 技术: 传统CMOS技术的缺陷在于: 衬底的厚度会影响片上的寄生电容, 间接导致芯片的性能下降. SOI技术主要是将 源极/漏极 和 硅片衬底分开, 以达到(部分)消除寄生电容的目的. 传统: SOI: ;制作方法主要有以下几种(主要在于制作硅-二氧化硅-硅的结构, 之后的步骤跟传统工艺基本一致.)1. 高温氧化退火: 在硅表面离子注入一层氧离子层等氧离子渗入硅层, 形成富氧层高温退火成型.或者是2. Wafer Bonding(用两块! )不是要做夹心饼干一样的结构吗? 爷不差钱! 来两块! 来两块! 对硅2进行表面氧化对硅2进行氢离子注入
对硅2进行氢离子注入翻面翻面将氢离子层处理成气泡层将氢离子层处理成气泡层切割掉多余部分切割掉多余部分&&成型! + 再利用成型! + 再利用
知乎大牛多
------------我是个性开放的人，不是个性开放的人
叼。 看不懂
几千万晶体管。。。那是几年前的u了。。a8都20亿了
技术，人类智慧结晶。顶顶。
72年的十万个为什么就写了怎么做出来的了……
是怎么想出来这些工艺的呢？瞬间智商变负数
难怪给国家那么多钱也做不出来
这是需要技术积累的
光刻就是一个单反相机，晶圆就是CCD。
---从小不学好，长大修电脑，电脑修得好，备胎当到老。===》不用看这是图拉丁专用尾巴~
晶圆厂的 流程
登录百度帐号CPU的生产过程，晶体管是怎么放在一起的
<PRE style="color: #333333;">不是放上去，而是在生产过程中直接在硅晶圆片上蚀刻出来的，例如我们常说的<A style="color: #3f88" target="_blank">CPU</A>采用的32NM工艺制程，这32NM就表示晶圆片上最小晶<BR/>体管的尺寸为32NM长。</PRE>}