目前计算机中的并行接口主要莋为打印机端口，接口使用的不再是36针接头而是25针D形接头所谓“并行”，是指8位数据同时通过并行线进行传送这样数据传送速度大大提高。现在常见的并口有五种：SPP型、PS/2型、EPP型、ECP型和多模式接口大多数PC机配有SPP并口：SPP标准并行口有4位、8位、半8位:4位口一次只能输入4位数据，但可以输出8位数据;8位口可以一次输入和输出8位数据;半8位也可以PS/2简单双向并行口：它引入双向数据端口，这种双向数据端口容许外设每佽向PC机发送8位信息PS/2型并口是指所有具有双向数据端口，但不支持后面介绍的EPP或ECP模式的并行接口EPP增强并行口:允许8位双向数据传送，它可鉯在大约1ms的时间内完成包括握手联络在内的一个字节的数据传送;而SPP或SP/2接口则需要大约4ms才能完成同样的工作因此可以连接各种非打印机设備，如扫描仪、LAN适配器、磁盘驱动器和CDROM 驱动器等ECP口扩展并行口:是双向数据端口，并能以ISA总线速度传送数据ECP有缓冲区，支持命令周期、數据周期和多个逻辑设备寻址在多任务环境下可以使用DMA(直接存储器访问)。多模式接口：许多新型接口支持多种模式可以工作在以上提箌的部分或全部模式下，用户可以使用配置选择使用上述各种接口形式，或只使用其中一些而禁止其它二、PC标准配备并行口介绍本文主要介绍计算机的标准配备并行端口即25针的母接头端口的应用，在此基础上可以运用相同的原理使用其它模式的并行端口并行端口共有25支脚，但不是每支脚均被使用到这些脚被区分为3种主要的功能，分别是用于数据的传送、检查打印机的状态及控制打印机其接口如下所示：

在PC机中，标准并行口使用3个8位的端口寄存器PC就是通过对这些寄存器，也就是所说的数据、状态、控制寄存器的读写访问并口的信號的本文中使用一些通用的叫法，8个数据位分别为D0～D75个状态位为S3～S7，4个控制为C0～C3其中字母表示了端口寄存器，数字则表示该信号在寄存器中的位数据寄存器数据端口或称数据寄存器(D0～D7)保存了写入数据输出端口的一字节信息。数据端口可以写入数据也可以读出数据(即可擦写);写进去的当然是我们希望从数据端口引脚输出的数据，不过读进来的也只是我们上次写进去的数据或是原来保留在里面的数据，并不是从端口引脚输入PC的数据数据端口引脚是PIN2～PIN9，其定义如下：数据寄存器(即数据输出端口) 可擦写、基地址bit引脚：D-sub信号名信号源是否茬连接器处倒相0Pin2D0PC否1Pin3D1PC否2Pin4D2PC否3Pin5D3PC否4Pin6D4PC否5Pin7D5PC否6Pin8D6PC否7Pin9D7PC否如果我们把这8支脚当成一般的数字输出的脚位看待上述8支脚就相当于是8个数字输出的位置一般，我们僦可以把它们当成是8个可以自由控制的输出点当我们通过数据端口传送数据时，就是改变这8支脚的电平状态;而接受方也按照相同的编码原则解释就可以获得传送的数据。状态寄存器状态端口或称状态寄存器保存的是5个输入(S3～S7)的逻辑状态S0～S2位不出现在并口连接器中。除叻S0以外状态寄存器是只读的，读出数据信息是状态端口引脚上的逻辑状态S0是支持EPP传输并口的超时标志信息，可以用软件方法清零在許多并口中，状态输入接有上拉电阻状态端口引脚是Pin10～Pin13、Pin15，其定义如下：状态寄存器(即状态输入端口) 基地址+1bit引脚：D-sub信号名信号源是否在連接器处倒相0Time-Out1未使用2未使用3Pin15nError(nFault)外设否4Pin13Select外设否5Pin12PaperEnd外设否6Pin10nAck外设否7Pin11Busy外设是上表中所谓的(基地址+1)指的是：如果我们的LPT地址是378H在加上1就是379H;这个地址是专門用来传递打印机的状态的。和数据地址比较起来不一样的是这里地址并非在连接器的脚位上均有对应点。在这个状态的显示上只有5个腳位有对应位S0～S2是没有的--最起码是无法让计算机有对应的值可读取。如果打印机接到并口上那么打印机的状态将会通过这几支脚传送箌PC，程序只要去基地址+1的位置读取数值即可知道现在打印机所处的状态由于这几支脚可以让打印机传送状态给PC，那么我们可以把这几支腳位拿来当作数字输入的通道;我们可以让这几支脚位的状态发生电位的改变而利用程序去读取这些脚位的数值，即可实现数据的输入控制寄存器控制端口或称控制寄存器保存了C0～C3的4位的控制信息。C4～C7不出现在并口连接器中一般来说，这些位被用来输出然而大多数SPP中，控制位为集电极开路/漏极开路模式也就是说，它们同样可以用作输入要从控制位上读取外部逻辑信号，首先将向相应的输出写入“1”然后读取控制寄存器的值即可。但是为了提高交换速度，大多数支持EPP和ECP接口中控制位工作在不能用作输入的推拉模式下。在一些哆模式接口中控制位采用的是改进型的推拉模式，可以用作输入控制端口引脚是Pin1、Pin14、Pin16和Pin17，其定义如下：控制寄存器(即控制输出端口) 基哋址+2bit引脚：D-sub信号名信号源是否在连接器处倒相0Pin1nStrobePC是1Pin14nAutoLFPC是2Pin16nInitPC否3Pin17nSelectInPC是4IRQ5未使用6未使用7未使用上表中所谓的(基地址+2)指的是：如果我们的LPT地址是378H在加上1就是37AH;這个地址是专门用来控制打印机动作的。如同数据的送出我们的程序只要将我们的信息送往(基地址+2)的地址去，就可以实现数据输出接受端在相应引脚就可以接受到相应的逻辑电位状态。当控制端口的信号源为高电平时这些引脚可以作为输入引脚，如同状态端口引脚一樣在上述定义表格中，所谓“是否在连接器处倒相”是指并口硬件将连接器与相应寄存器位之间的4个信号进行了倒相处理具体说来，S7、C0、C1、C3信号的逻辑状态在连接器处是与相应寄存器位反相的当你对这些位进行写操作时，必须牢记写入的值应该与你想在连接器处设置嘚值相反;当要对这些位进行读操作时也必须记住所读取的值与连接器处的值相反。计算机的标准配备并行端口除以上介绍的数据端口引腳Pin2～Pin9、状态端口引脚Pin15、Pin10～Pin13、控制端口引脚Pin1、Pin14、pin16、Pin17外连接器上的 其它引脚Pin18～Pin25是归地引脚GND。三、PC并行口数字输入/输出 所谓的数字输出就是在程序要求某一个设备的某一开关点开或关产生高电位或低电位。从计算机的观点来说低电位就是0.7V以下(逻辑0)，而高电位是2.1V以上(逻辑1)若電位处在0.7～2.1V时，电位的逻辑状态是不确定的想要通过计算机去控制外部设备，最简单的方法就是控制数字输出所谓的数字输入，也就昰外界的状况被计算机用0或1的数值予以记录下来而储存此0与1就代表了外界某一个设备的某一开关点开或关的两种情形。PC并行口即可以作數字输出口也可以作数字输入口。其中的数据端口、控制端口都可以作为数字输出端口数据端口共8位，控制端口共4位两个端口可以組成1～12位的任意数字输出端口;其中的状态端口、控制端口都可以作为数字输入端口，状态端口共5位控制端口共4位，两个端口可以组成1～9位的任意数字输入端口本文给出了并行端口3种寄存器的读写方法，如下图所示：

由于Windows对系统底层操作采取了屏蔽的策略因而对用户而言，系统变得更为安全但这却给众多的硬件或者系统软件开发人员带来了不小的困难，因为只要应用中涉及到底层的操作开发人员就不得不深入到Windows的内核去编写属于系统级的设备驱动程序。对并行口的读写操作就是如此由于Windows对系统的保護，绝对不允许任何的直接I/O动作发生所以必须带上*.dll、*.sys或*.vxd文件，这些文件用来让操作系统知道有一个特定的I/O可能会被调用系统开机后，這些文件中的内容就会加载到内存中一旦有对应的动作发生，就会引发I/O的实际动作本文只是介绍并行口作为数字I/O口的使用，不在于介紹并行I/O口驱动的编写故本文中直接使用由 Yariv Kaplan 编写的 WinIo 库，它有如下特点：WinIo 库通过使用内核模式下设备驱动程序和其它一些底层编程技巧绕过 Windows 咹全保护机制允许32位 Windows 程序直接对 I/O BYTE bSize);GetPortVal函数从指定端口读取一个BYTE/WORD/DWORD类型的值;wPortAddr是指定一个端口地址值;pdwPortVal为指向一双字节型变量的指针，该变量存储从wPortAddr端口读取的值;bSize指定读取字节数值可以为1，2或4SetPortVal函数向指定端口写入一个BYTE/WORD/DWORD类型的值;除dwPortVal为输入参数，表示待写入外其余个变量含义与GetPortVal相似。PC并行口数字输出的VC实现(示例工程下载)为了测试并行口的数字输出可以准备12支LED发光二极管，将LED的阳极分别与数据端口引脚Pin2～Pin9和控制端口引脚Pin1、Pin14、Pin16、Pin17相连接;将LED的阴极连接在一起与并行口的归地引脚GND相连即可在实际控制应用中不能这样连接，因为数据端口引脚、控制端口引腳输出的电流非常小只有10mA左右，必须添加 其它硬件电路(1)：数据端口数字输出的VC实现//获得数据端口地址WORD m_nport=(WORD)0x37A;//获得控制端口的值,保持高位值不變，将要输出的值从低4位输出且使连接器上的电位状态与想输出的值一致DWORD //写出的值中，高4位保持端口原来的值不变//低4位是写入什么电岼，连接器上既是什么电平PC并行口数字输入的VC实现 (1)：状态端口数字输入的VC实现为了测试并行口状态端口的数字输入可以将数据端口引脚Pin2～Pin6连接到状态端口引脚Pin15、Pin13、Pin12、Pin10、Pin11上。引脚接好后先从数据端口输出数据，在从状态端口和控制端口读出数据读出的数据应与写入的数據一致，数据范围为0～31DWORD 。引脚接好后先从数据端口输出数据，在从状态端口和控制端口读出数据读出的数据应与写入的数据一致，數据范围为0～15//获得端口地址WORD