根据原理图对三个时间进一步理解：该电路工作原理CLK = 0，T1开数据经D传输至两个反相器进行缓存，等到CLK=1；T2开數据经过反相器 I3，I4后输出至 Q所以上升沿敏感其实传输的数据是CLK= 0 时的数据。因此需要被传输的数据应该在上升沿来到前稳定即建立时间。保持时间需要从传输门进行考虑CMOS结构并不是突变，MOS在输入变化时有一段时间不稳定为了I1,I2处数据发生突变，所以数据需要稳定一段时間Tc-q很好理解，路劲延迟7 z/ n+ s! P# l2 ]) C结合上述分析，进行一个简单的实验& a4 m9 y. D' S/ e- B* t& D实验内容，4位二进制计数器计数器计数到10将valid拉高一个时钟，实验中有兩个valid一个valid_w，一个valid_r具体不同见源代码：!