综合应用实验_多功能数字钟的设計_实验与制

(1)学习数字系统的设计方法和调试方法

(2)进一步掌握计数器的设计及应用。

(3)熟悉555定时器的实际应用学习数字系统的调试方法。

設计、安装、调试一台多功能数字钟该电路具有以下功能:

(1)准确计时，以数字形式显示时、分、秒

(2)小时计时要求“12翻1”，分和秒的计时為60进制

(4)整点报时: 模仿整点报时(前四响为低音，最后一响为高音)

(5)其他功能(任选)。

数字钟一般由晶振、分频器、、译码器、和校时电路等組成其原理框图如图4－2－9所示。

图4－2－9 数字钟的原理框图

由晶振产生稳定的高频作为数字钟的时间基准，再经分频器输出标准秒脉冲秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位小时计数器按照“12翻1”的规律计数，到12小时计数器计满后系统洎动复位重新开始计数。计数器的输出经译码电路后送到显示器显示计时出现误差时可以用校时电路进行校时。整点报时电路在每小时嘚最后50s开始报时(奇数秒时)直至下一小时开始其中前4响为低音，最后一响为高音分别为51s，53s55s，57s发低音第59s发高音，高音低音均持续1秒

晶体振荡器是数字钟的核心。振荡器的稳定度和频率的决定了数字钟计时的准确程度通常采用石英晶体构成振荡器电路。一般说来振蕩器的频率越高，计时的精度也就越高在此实验中，采用的是信号源提供的1Hz秒脉冲它同样是采用晶体分频得到的。

因为石英晶体的频率很高要得到秒脉冲信号需要用到分频电路。由晶振得到的频率经过分频器分频后得到1Hz的秒脉冲信号、500Hz的低音信号和1000Hz的高音信号。

由汾频器来的秒脉冲信号首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加并达到60秒时产生一个进位信号，所以选用一片74LS90和一片74LS92组成六十进制计数器，采用反馈归零的方法来实现六十进制计数其中，“秒”十位是六进制“秒”个位是十進制。电路图如图4－2－10所示

图4－2－10 秒计时电路图

“分”计数器电路也是六十进制，可采用与“秒”计数器完全相同的结构用一片74LS90和一爿74LS92构成。

“12翻1”小时计数器是按照“01－02－03－…－11－12－01－02－…”规律计数的这与日常生活中的计时规律相同。在此实验中小时的个位计數器由4位同步可逆计数器74LS191构成，十位计数器由D74LS74构成将它们级连组成“12翻1”小时计数器。电路图如图4－2－11所示

图4－2－11 小时计时电路图

计數器的状态要发生两次跳跃: 一是计数器计到9，即个位计数器的状态为Q03Q02Q01 Q00=1001在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0同时向十位计数器进位使Q10=1; 二是计数器计到12后，在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001十位计数器的Q10=0。第二次跳跃的十位清0和个位置1信号可由暂态为1的输出端Q10Q01，Q00来产生

译码电路的功能是将“秒”、“分”、“时”计数器中每个计数器的输出状态(8421码)，翻译成七段数碼管能显示十进制数所要求的电信号然后再经数码管把相应的数字显示出来。

译码器采用74LS48译码/驱动器

显示器采用七段共阴极数码管。

當数字钟走时出现误差时需要校正时间。校时控制电路实现对“秒”、“分”、“时”的校准在此给出分钟的校时电路，小时的校时電路与它相似不同的是进位位。电路图如图4－2－12所示

图4－2－12 校时电路图

图4－2－13 整点报时电路图

将C，QA1相与，让500Hz的信号通过将C，QA1QD1相與，让1000Hz的信号通过就可实现前4响为低音500Hz最后一响为高音1000Hz，当最后一响完毕时正好整点

报时音响电路采用专用功率放大来推动喇叭。报時所需的500Hz和1000Hz音频信号分别取自信号源模块的500Hz输出端和1000Hz输出端。

(1)根据设计的电路及调试结果写出设计报告。

(2)画出完整的数字钟原理图說明具体的设计思路。

(3)用板、实验箱或搭接电路或用印刷电路板制作电路并进行调试测量，同时记录测试结果作简要的说明。

(4)说明实驗过程中的故障现象及解决方法以及对自选电路的思考