倒计时器是基于定时而设计的实现及时报警的装置。它由键盘扫描、动态LED显示电路、报警三大部分构成，以实现对计时时间的控制。同时装置还用一个由电平控制的报警装置，用以实现倒计时时间到时进行声音提示。

　　倒计时器的实时性强，可操作性好，能应对不同要求进行过相应的调整以适应不同环境。

　　1、有定时提醒功能，还能显示当前时间。

　　2、使用市场通用的7号AR/STOP键，开始正计时，正计时不能设置时间，也没有声音提醒功能，可暂停，最长正计时时间：23小时59分59秒，循环正计时。

　　1、按“M”键设置“分”所指定位置；

　　2、按“S”键设置“秒”所指定位置；

　　3、 同时按“M”和“S”键显示归零，重新设定；

　　4、 开始按“STAR/STOP”键，开始或是停止倒时；

　　5、 当倒时时间为零时，“零”秒开始警报；

　　6、 任意键可停止警报；

　　1、 当计时器显示不清楚或是声音减弱时，请更换电池；

　　2、 使用纽扣AG13电池；

　　3、 滑开电池门，取出旧电池，分清电池正负极放进去

　　基于74LS192的30秒倒计时设计详解

　　1）30进制计数器的设计

　　本实验采用74LS192芯片作为计数器，74LS192是同步的加减计数器，其具有清除和置数的功能。本实验选择两片74LS192作为分别作为30的十位和个位。本实验中将作为十位的计数器输入端置为0011而将个位的输入端置为0000。将两片74LS192的置数端连出来与开关B相连，开关B控制置数端与高电平还是低电平，从而实现当30倒计时到00时，通过手动操作开关B而可以重新开始倒计时，计数器的电路连接如下图所示：

　　2）T=1s的时间脉冲的设计

　　本实验采用由555定时器组成的多谐振荡器来产生周期为1s的时间脉冲，从而为30秒倒计时提供了脉冲输入。这里取R1=51kΩ，R2=47 kΩ，C=10μF。

　　3）RS触发器控制电路设计

　　将RS触发器应用到开关电路中能很好的对30秒倒计时进行控制。当B开关打到右侧时，无论A开关打到哪侧，倒计时均未开始；当B开关打到左侧时，A开关打到右侧开始倒计时，A开关打到左侧暂停倒计时。

　　运用Multisim13绘制的实验电路图如下所示：

　　三、仪器设备名称、型号和技术指标

　　对555定时器组成的多谐振荡器电路仿真输出时间脉冲的结果，测得脉冲周期T=1.015s，输出波形见下图

　　当开关B置于高电位A开关置于右侧时倒计时开始工作，下图为仿真结果

　　当开关B置于高电位A开关置于左侧时倒计时暂停，下图为仿真结果：

　　五、实验步骤及实验数据记录

　　按照电路图首先连接好555定时器组成的多谐振荡器的电路，RA采用定值电阻，RB采用电位器，将时间脉冲输出端连接至示波器的一个通道，对RB电阻进行微调，直到输出波形的频率为1Hz左右，此时该多谐振荡器产生的时间脉冲符合实验要求。记录此时脉冲的频率。

　　再将74LS192构成的30进制减法计数器电路连接好，注意到实验箱上的数码管的译码器为CD4511，所以74LS192的输出端口3，2，6，7分别接在CD4511的输入端口A，B，C，D上。

　　最后按照电路图将RS触发器的开关控制电路连接好，并将控制电路与脉冲电路连接好，二者用74LS08芯片构成与门连入电路，74LS08的管脚图与74LS00与非门的管脚类似，所以较为简单。

　　连接电路的操作均在断电情况下进行。电路连接无误后接通电源，控制开关B，A的开与关，观察数码管数字显示状态。

　　数据记录与实验现象：

　　开关控制电路的实验现象：当开关B置于低电平时无论A开关置于哪侧，倒计时均显示在30没有变化；当B接高电平时，A开关置于右侧开始倒计时，当将开关打至左侧时，倒计时暂停。

　　下图为在实验室连线的实际电路图：

今天小编要和大家分享的是74ls90,计数器相关信息，接下来我将从74ls90设计60进制计数器，实验7_74ls90任意进制计数器这几个方面来介绍。

实验7_74ls90任意进制计数器

计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势，又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。

计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控，扩展更多功能。

60进制计数器，由于24进制、60进制计数器均由集成计数器级联构成，且都包含有基本的十进制计数器，从设计简便考虑，芯片选择同步十进制计数器

1） 每隔1s，计数器增1；能以数字形式显示时间。

2） 熟练掌握计数器的各个部分的结构。 3） 计数器间的级联。

4） 不同芯片也可实现六十进制。

1） 用两个74ls192芯片和一个与非门实现。

2） 当定时器递增到59时，定时器会自动返回到00显示，然后继续计时。

3） 本设计主要设备是两个74LS160同步十进制计数器，并且由200HZ，5V电源供给。作高位芯片与作低芯片位之间级联。

4） 两个芯片间的级联。

六十进制计数器设计描述

74LS90计数器是一种中规模二-五-十进制异步计数器，管脚图如图所示。 R01、R02是计数器置0端，同时为1有效；R91和R92为置9端，同时为1时有效；若用A输入，QA输出，为二进制计数器；如B为输入，QB-QD可输出五进制计数器；将QA与B相连，A做为输入端，QA-QD输出十进制计数器；若QD与A输入端相连，B为输入端，电路为二-五混合进制计数器。

74LS192 为加减可逆十进制计数器，CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1 时无论时钟脉冲状态如何，直接完成清零功能。RD=0，LD=0 时，无论时钟脉冲状态如何，输入信号将立即被送入计数器的输出端，完成预置数功能。

2） 十进制可逆计数器74LS192引脚图管脚及功能表

3） 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：

图中：PL为置数端，CPu为加计数端，CPd为减计数端，TCu为非同步进位输出端， TCd为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、Q2、Q3为数据输出端。

4） 利用两片74ls192分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个芯片连接构成十进制计数器，另一个通过一个与门器件构成一个六进制计数器。

1） 两芯片之间级联；把作高位芯片的进位端与下一级up端连接这是由两片74LS90连接而成的60进制计数器，低位是连接成为一个十进制计数器，它的clk端接的是低位的进位脉冲。高位接成了六进制计数器。当输出端为0101 的时候在下个时钟的上升沿把数据置数成0000 这样就形成了进制计数器，连个级联就成为了60进制计数器，分别可以作为秒和分记时。

使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。此电路可以作为简易数字时钟的分钟显示。下图为60进制计数器的总体框图。

六十进制计数器的设计与仿真

1） 十进制计数器（个位）电路本电路采用74LS160作为十进制计数器，它是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。

3） 十进制计数器（十位）电路

图3 十进制计数器（十位）

1.遇到的问题及解决方法

1） 在设计过程中我查阅了大量的资料，了解了许多关于计数器设计方面的问题，进一步理解了各种元器件的使用方法。

2） 这次课程设计让我学到了很多，不仅掌握了简单的电子电路的设计与制作，也掌握了毕业设计写作的方法和格式。在制作电路时，我深深体会到连接电路时一定要认真仔细，每一步骤都要认真分析。

3） 本次课程设计也反映出很多问题，比如竞争—冒险现象是很常见的，并且消除此现象并不是很容易，尤其是对结构复杂的电路而言，往往消除了一处竞争—冒险现象，又产生了另一处，此问题需要我以后多加注意。

关于74ls90,计数器就介绍完了，您有什么想法可以联系小编。