FPGA DIY 活动FPGA芯片及外围器件选型意见与建议贴！-电子产品世界论坛
FPGA DIY 活动FPGA芯片及外围器件选型意见与建议贴！
FPGA DIY活动初步打算采用核心板和外围板分离的模式，这种模式也是当前开发板的主流模式，采用核心板和外围板分离的模式，外围板上的外设学完以后，用户可以根据自身需要设计外围板，这样设计灵活，可扩展性强，核心板可重复利用，减少投资，对于在校学生来说，在核心板的基础上根据需要制作外围板就可以用于毕业设计和电子设计大赛。而采用一板集成的模式，板子上的外设学完之后，无法根据自身需要进行扩展，扩展性和重复利用性不强。
一、&&&&&&&&&&&& 核心板FPGA选型
核心板FPGA芯片采用ALTERA 公司的CycloneII 系列的EP2C5T144芯片，芯片5000逻辑单元，等效23万门，足够在校学生逻辑开发，芯片价格35元左右，性价比极高。
核心板硬件配置：
1.板载EP2C5T144芯片
2.配置芯片采用EPCS4，大小为4Mbit
3.板载50M有源贴片晶振，提供系统时钟
4.电源采用大口电源插座，单5V供电
5．板上有AMSV 稳压芯片，提供FPGA 的3.3V 电源。
6. 板上有AMS 稳压电源，提供FPGA内核1.2V 电源
7.板上有电源指示灯和复位开关
8.板载4个贴片 LED，用于核心板调试
9.所有IO口和时钟引脚通过排针引出，通过这些接口可以扩展任何存储器和外设
10.板卡采用高品质钽电容做电源滤波
二、&&&&&&&&&&&& 外围板器件选型
1、8位LED发光二极管（做流水等实验）
2、8个LED数码管（做动态或静态数码管显示实验,频率计；秒表....）
3、一路蜂鸣器（用作发声实验）
4、4只独立按键（做按键控制实验）
5、4位独立拨码开关（拨码开关控制实验、译码实验）
6、I2C串行EEPROM 24C04（做IIC总线实验）
7、VGA接口（512色，可以显示彩色图片）（做VGA实验）
8、RS232串口通讯电路（做和其他系统的串口通讯实验）
9、1602LCD字符型液晶接口（做字符显示实验）
10、12864LCD液晶接口(做汉字 字符&等显示实验)
11 、双PS/2键盘接口（做PS/2键盘实验）
12&、SD卡接口（SD卡读写）
13&、DS1302时钟芯片（数字钟实验）
14&、DS18B20温度传感器（温度测试实验）
15&、红外线接收头（红外实验）
15、板载AD转换芯片TLC549（AD实验）
16、板载DA转换芯片TLC5620（DA实验）
大家对本次DIY活动FPGA芯片及外围器件选型有什么意见和建议，欢迎大家积极讨论。
FPGA还不会，期待
坚决拥护党中央的决定！
支持新版主。
支持核心板与母板分离设计。
建议外围扩展板上设计max485芯片。这样可以使用RS485通讯协议，也可以移植Modbus协议在内通讯协议。
P.S.建议版主尽可能的使用0805封装的元件
&&&&&& 建议尽量使用之前比赛提供的电源插座，这样通用性会带来低成本的效果。
个人建议，仅供参考。
RS485会考虑加上，贴片器件也会考虑采用0805封装，方便大家焊接，电源插座也会考虑用以前比赛的，谢谢你的建议！
顶楼主！！期待DIY的进展！！
3楼说的没错，希望楼主参照一下前两期的DIY活动，元器件封装建议和前两期的一样，保持通用性，减少元器件采购的不必要浪费
希望大家多提意见和建议，积极参与支持FPGA开发板DIY活动！
这么快就开始筹备了。
阻容元件贴片建议：用0805的。在0805的焊盘上也可直接焊0603的，以前用的剩下的都可以用的上。
我在想这种配置能不能找到合适的摄像头模块，是有是可以加上一个简单图像处理功能？
活动需要支持的，核心板扩展版分离是很有必要的。
扩展版可分为初级扩展版和高级扩展版，针对不同用户需求而定，初级的就差不多和你这个要求够了，高级版本的话，可以适当接近项目，带有触摸屏，网口，带无线模块接口，带串口 usb等希望能和您交流下QQ
匿名不能发帖！请先 [
Copyright (C) 《电子产品世界》杂志社 版权所有豆丁微信公众号
君，已阅读到文档的结尾了呢~~
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
6.FPGA助学板教材-睿智FPGA开发板硬件详解
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='http://www.docin.com/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口?&??&??&?正文
FPGA系统的供电要求和最新DC/DC稳压器解决方案
上网时间：
作者：Afshin Odabaee，电源产品部产品市场工程师，凌力尔特公司?
随着FPGA制造工艺尺寸持续缩小、设计配置更加灵活，以及采用FPGA的系统的不断发展，原来只采用微处理器和ASIC的应用现在也可以用FPGA来实现了。最近FPGA供应商推出的新型可编程器件进一步缩小了FPGA和ASIC之间的性能差别。尽管这类器件的可配置性对设计工程师很有吸引力，但使用这些器件所涉及的复杂设计规则和接口协议，要求设计工程师经过全面的培训，并需要进行参考设计评估、设计仿真和验证工作。另一方面，FPGA应用中非常复杂的模拟设计，例如用于内核、I/O、存储器、时钟和其它电压轨的DC/DC稳压器，也要求新的解决方案。本文讨论的高性能DC/DC转换器有助于系统设计工程师克服这些挑战。FPGA系统的供电要求1．管理多个电压轨上一代FPGA需要2或3个电源轨，如今有些高端的多核FPGA需要多达7个电源轨，包括传统的3.3V电源轨和最新出现的1.0V~2.8V低电压轨，甚至更低的电压轨。此外，除了FPGA，存储器、网络处理器、图形处理器、模数或数摸转换器、运算放大器和射频集成电路等器件也需要其它一些电压轨。具有排序和跟踪功能的DC/DC稳压器可确保有多个电压轨的系统有序启动，避免电压轨之间出现冲突。每个稳压器都必须能跟踪其它压器的输出电压。尽管FPGA不需要电压轨排序，但是系统中不同部分的电压仍需要按顺序斜坡上升或下降，以免在电压轨上升或下降太快的时候发生闭锁。电源轨的跟踪和排序以前是由单独的电源管理IC完成，如今设计工程师要求将排序和跟踪功能嵌入到稳压器中，特别是当这些电源轨必须位于系统的不同地方时。2．调节低 Vt 和I/O电压快速I/O节点通常要消耗FPGA应用中的大部分功率，但1.8V和2.5V I/O提供几十安培负载电流、高端系统要求40~80A I/O设计的情况非不常见。根据电路板设计原则，DC/DC稳压器必须离负载一段距离，而且从输出端到稳压点有一段较长的PCB走线。当负载电流较大时，PCB走线会引入电压误差，误差值等于负载电流(I)乘以这段走线的阻抗(R)。由于负载电压降低、电流增大，这个I×R的电压误差值将更大。例如，对3.3V电压轨而言，200mV压降将产生6%的误差，而对1.2V电压轨则会产生17%的误差。因此，尽管DC/DC稳压器可以设置成输出1.2V电压，但由于I×R压降的存在，负载端只有1.0V电压。当采用90nm和65nm工艺时，FPGA的Vt和性能取决于电源轨的精确度，因此17%的误差很容易降低性能。例如，Vt的100mV变化，将使漏电流增大10倍或者更多。标准DC/DC稳压器只有在负载电压与输出电压非常接近时才能进行准确的电压调节，但它们不能对I×R压降进行补偿。误差校正必须用远端感应放大器来实现。对负载进行差分远端检测可以实现最精确的调节，这时需要精确运算放大器和精确电阻。一个理想的稳压器应该在-40℃至85℃的温度范围内，提供至少±1.5%的负载电压调节精度。这样的精度也许对3.3V电压轨来说无关紧要，因为数字IC可容忍±0.5V的偏差，但要求1.8V、1.0V或0.9V电压轨的90nm或65nm器件要求更高的精度。用户一旦设置了稳压器的输出电压，差分远端检测就通过在较宽的负载电流范围内补偿PCB走线产生的I×R压降，来自动调节负载点电压。这样，当系统处于待机模式或负载电流和I×R压降都为峰值的全速状态时，电压调节将非常精确。3．降低电压纹波噪声和电容要求在非便携式应用中，随着对压降和电流要求的提高，当选择DC/DC稳压器时，热耗散和工作效率变得更加重要。在便携式应用中，尽管每个电压轨的负载电流较小，但工作效率和待机效率在节省电池能量和简化便携式产品的热量管理方面仍非常重要。与线性稳压器相比，开关模式DC/DC稳压器在便携式和非便携式应用中都是一个性能更高的解决方案，尤其在功率要求较高的时候。例如，在3.3V输入电源在，开关模式稳压器能以90%的效率提供1.2V电压和5A电流，而线性稳压器的效率只有36%。此外，开关模式稳压器要消耗0.7W功率，而线性稳压器则消耗10.5W。不过，开关模式稳压器因其固有的开关工作模式会引入开关噪声和较高的输出纹波噪声(输出电压峰峰值纹波)。不幸的是，需要更低电压轨的新型FPGA、眼图要求更严格的快速I/O信号对电源“噪声”的容许度更低。为减少纹波噪声，可以给电路增加更多输入和输出电容，以抑制峰峰值纹波电压。但抑制开关噪声的挑战性更大。一种可能的方法是使DC/DC稳压器的工作频率与外部时钟同步，这样可以强制稳压器工作在对系统其它噪声敏感器件的干扰最小的频率范围内。在几个开关模式稳压器同步到一个时钟频率，且这个时钟频率不干扰系统其它部分的情况，这种方法尤其有效。上述方法有助于设计噪声较低的开关模式负载点稳压器解决方案，不过如果在设计之初就确定了合适的结构、功能和布局，则能大大减少噪声问题。这种稳压器能最大限度降低对电容、滤波和电磁干扰(EMI)屏蔽的依赖。4．精调电压和改善空气流动当FPGA或FPGA的外围IC被组装到一个完整的系统中之后，它们的性能可能与在实验室工作台上单独测试得到的性能有所不同。焊料类型、温度、PCB布线、走线阻抗、装配流程等都会影响器件的性能。例如，如果FPGA内核的电压被调节在一个非预期的电压上，内核运行速度就会下降，导致系统的计算能力下降。因此，工程师在质检或装配期间评估器件性能时，要求器件能以很小的步长提高或降低输出电压，这个功能被称为余量功能(margining)。在前面例子中，内核电压可以调高，以便使FPGA的工作频率达到期望值。余量功能还可以帮助系统制造商提高生产高总产量。人们希望基于FPGA的系统在增加功能、存储容量或计算能力的同时缩小尺寸，这促使设计工程师改善器件散热的方法，其中一个简单方法是在器件上方实现有效的空气流动。封装高的器件阻碍了FPGA或存储器这类封装薄的器件上方的空气流动。预装配的DC/DC负载点稳压器引起的空气阻塞问题非常严重，因为这些器件的高度是FPGA和其它IC高度的6至10倍。FPGA较薄的BGA封装非常有用，因为可以从封装顶部高效率地散出内部产生的热量。当一个较高的器件(如预装配的DC/DC稳压器)阻碍空气流动，并紧靠FPGA器件时，FPGA的这种优点就无法发挥出来。新一代DC/DC系统：μModule稳压器凌力尔特公司完整的开关模式DC/DC系统包括片上MOSFET、电感、电容、DC/DC控制器和补偿电路，类似一个表面贴IC，走线简单，只需几个大容量电容和一个电阻来设置输出电压。这个DC/DC系统可以预组装，并已考虑到了合理的布线和封装，以实现最佳的电气和热性能。DC/DC开关模式架构采用电流模式，其快速的瞬态响应特性有助于最大限度地减小所需的输出电容。这个DC/DC系统与外部时钟同步，因此多个系统可以并联起来以提供大电流，同时最大程度地减小开关噪声干扰和输出纹波噪声。这些新型DC/DC稳压器采用微小、轻型的表面贴封装，以使电路板组装更紧凑、更简单。封装的高度很低，以便于空气在该系统和有关IC的上方流动。凌力尔特公司将这个新一代的DC/DC系统称作μModule稳压器。μModule稳压器包含一系列器件，输出电流范围为6A至12A、输入电压为4.5V至28V、输出电压为0.6V至5V。有些功能丰富的μModule稳压器还具有跟踪等功能，这样具有多个电源轨的FPGA系统可实现正确的上电和断电。它的电感也进行了屏蔽，能最大限度地减小EMI。由于μModule稳压器具有余量功能，所以系统设计工程师可以准确地调节电压，除了在组装和测试期间提高产量外，还可以提高FPGA和系统其它部分的性能。包括基于FPGA设计所需的所有功能的四输出103W DC/DC系统简化方框图。图1电路中的每个输出的效率。图1采用LTM4601、4层PCB设计的四输出103W μModule DC/DC系统。这个解决方案利用8V至16V中间总线输入产生4种输出：1.5V/12A、1.8V/12A、2.5V/12A和3.3V/10A。图2是简化的方框图。4个LTM4601单元的相位锁定到四输出、四相振荡器LTC6902上，LTC6902产生90o交错的时钟信号以减小噪声和纹波。图3给出了这个简单、紧凑的解决方案的效率。特别值得一提的是，该解决方案无需散热器。本文小结凌力尔特公司在DC/DC稳压器架构和封装方面的创新使新一代负载点解决方案能够满足FPGA系统更严格的要求。μModule DC/DC稳压器系列包括6种产品，具有多种功率级别和功能。μModule DC/DC解决方案非常可靠，这为多芯片封装器件树立了新的性能标准，为新一代FPGA和基于FPGA的系统更精细地提高性能铺平了道路。
[ 投票数:?
免费订阅资讯速递
信息速递-请选择您感兴趣的技术领域：
通信与网络
分销与服务
制造与测试
工业与医疗
计算机与OA
无源器件与模组
供应链管理
FPGA是什么
FPGA(Field Programmable Gate Array)即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA的使用非常灵活，同一片FPGA通过不同的编程数据可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。随着功耗和成本的进一步降低，FPGA还将进入更多的应用领域。
什么是ASIC
ASIC（Application Specific Intergrated Circuits）即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。目前用CPLD（复杂可编程逻辑器件）和FPGA（现场可编程逻辑阵列）来进行ASIC设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性，都支持边界扫描技术，但两者在集成度、速度以及编程方式上具有各自的特点。ASIC的特点是面向特定用户的需求，品种多、批量少，要求设计和生产周期短，它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
说： 各种说法和意见都有,大家唯有静待后续发展,苹果能做这么大,背后也少不了律师团队,各种情况都会应对的了,很…----评《》说： 现在贸易商越来越来难，其实主要来说无非就两个方面：1、终端客户对你产品品质的质疑，甚至于只相信代理商（当然某些代理商我表示不敢苟同）…----评《》说： 当前最大的谬误就是将设备联网说成是物联网。特别是把穿戴设备也说成是物联网的核心应用，因此也就把苹果手机的衰落看成是物联网的…----评《》说： 之前的公司明确向所有供应商说明，过年过节不可以给这边的员工送礼，不可以请吃，否则员工开除。所以，收不收礼就变得异常简单了。所以说，如…----评《》说： 社会整体的发展，技术的发展引起不同的分工，对于我们而言不过是社会这个大环境的特有国情与日本有所不同。不过我到是比…----评《》说： 个人感觉分深入分析必需有更细的数据来判断,比如乐视电视,手机等主要产品准确主的出货量,乐视汽车什么时候会量产,量产能否达到回收投入成本的…----评《》说： 安卓网络机顶盒，已经几年了，电子产品更新换代太快，小微企业一不留神就跟不上行业的发展！…----评《》说： 美国的工业再造并不是代工生产这个环节。而是以低碳科技为代表的信息、生物、分子、航天、互联网、机器人等高科技产业，以及抛…----评《》说： 都别说风凉话了，这种情况下的员工，其实是弱势群体，选择罢 工还是需要很大的勇气，公司能妥善解决，谁愿意闹事？！…----评《》说： 全球范围内而言，电子产业尤其是半导体产业，本身已经进入了发展成熟阶段。之前高速发展时期的资本密集投入与人才密集投入，已…----评《》说： 深圳要有点自信，华为越做越大，密集的深圳容纳不下，溢出到周边是很正常的，以深圳的电子配套环境，任何电子厂商都不能完…----评《》说： 大家都来玩的时候，说明这个就会成为趋势，完全的取代是不可能，最起码5年内不会，大客户的价格有多低谁也不知道。IC电商对…----评《》说： 连这些老牌公司都撤了,LED照明已过度竟争了……----评《》说： 价格是中小代理商的命门，有真正商业价值的服务仍在探索中。趋势如此，开放灵活，剩者为王。…----评《》说： 愚以为华为搬去东莞和比亚迪搬到惠州，正是深莞惠一体化的的第一步棋。行政的意愿由企业来具体完成。…----评《》说： 电子元器件平台的电商化是一种趋势，电商会让整个行业的物料成本透明化，信息和数据公开化，他们增值和创造利润的点不在是传统企业差价赚取方式，而且…----评《》说： 从成品的出货、网购上能搜到哪些来看，确实很难得到内里原因的分析！我给您补充一点：那就是穿戴式和今年新热VR一样，…----评《》说： 房地产代表出来说道了，要求其公允，无异于缘木求鱼。现在应该科技、工业制造等站出来，表达自己的述诉求。ZF再根据总体情况，制定该抑制哪…----评《》说： 建议国家打击这种(硬件免费+内容和服务收费)持续打压、扼杀硬件创新动力的行为，允许某时段使用该手段进行品牌宣传，但持续…----评《》说： 跟原供应商协商一下，看看少折点价换货行不行。如果常用货稍好点，换位思考一下，你们的客户购买产品…----评《》说： 不管是不是电商平台，最终落脚点还是在IC产品性能和稳定性上，电商平台给IC供应商多了一个渠道，但与此同时如果这个渠道本身的推广费…----评《》说： 拒付钱。建立防错机制。先小量到货后批量到货。考察供应商诚心，能力。…----评《》说： 日企软件算法强么？机械强么？我该说都有一定基础但也都还不算世界第一，特别是软件几乎算是弱者！但是从后端的整体…----评《》说： 花了几个小时边学习边记录！总的感觉是：1，人只有一无所有时，才最有激情与潜能爆发的时候； 2，人的社会阅…----评《》
打开微信“扫一扫”，打开网页后点击屏幕右上角分享按钮
1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
Datasheets China.com
最近更新元器件中文Datasheet文档下载热门厂商
汽车电子系统在现代的汽车中占有的比重越来越高，对产品设计的工程师来说，产品的设计和验证面临着很多的挑战。本期《汽车电子特刊》将会向您呈现ADI技术对于汽车电子行业的应用等，还有IIC汽车电子论坛的精彩回顾哦！
新版社区已上线，旧版论坛、博客将停用
1、为防数据丢失，旧版论坛、博客不再接受发帖；
2、老用户只需重设密码，即可直接登录新平台；
3、新版博客将于8月底完美归来，敬请期待；
4、全新论坛、问答，体验升级、手机阅读更方便。【精品博文】勇敢的芯伴你玩转Altera FPGA连载10：电源电路
与任何电子元器件一样，FPGA器件需要有电源电压的供应才能工作。尤其对于规模较大的器件，其功耗也相对较高，其供电系统的好坏将直接影响到整个开发系统的稳定性。所以，设计出高效率、高性能的FPGA供电系统具有极其重要的意义。
不同的FPGA器件、不同的应用方式会有不同的电压电流的需求。如图2.4所示，简单的归纳，可以将FPGA器件的电压需求分为三类：核心电压、I/O电压和辅助电压。
图2.4 FPGA器件的供电电压
核心电压是FPGA内部各种逻辑电路正常工作运行所需要的基本电压，该电压用于保证FPGA器件本身的工作。通常选定某一款FPGA器件，其核心电压一般也都是一个固定值，不会因为电路的不同应用而改变。核心电压值可以从官方提供的器件手册中找到。
I/O电压顾名思义便是FPGA的I/O引脚工作所需的参考电压。在引脚排布上，FPGA与ASIC最大的不同，便是FPGA所有的可用信号引脚基本都可以作为普通I/O使用，其电平值的高低完全由器件内部的逻辑决定。当然了，它的高低电平标准也受限于所供给的I/O电压。任何一片FPGA器件，它的I/O引脚通常会根据排布位置分为多个bank。同一个bank内的所有I/O引脚所供给的I/O电压是共用的，可以给不同的bank提供不同的I/O电压，它们彼此是不连通的。因此，不同bank的不同I/O电压为FPGA器件的不同接口应用提供了灵活性。这里举一个例子，Cyclone IV系列器件的某些bank支持LVDS差分电平标准，此时器件手册会要求设计者给用于LVDS差分应用的bank的I/O电压供2.5V电压，这就不同于一般的LVTTL或LVCOMS的3.3V供电需求。而一旦这些用于LVDS传输的I/O bank电压供给为2.5V，那么它就不能作为3.3V或其他电平值标准传输使用了。
除了前面提到的核心电压和I/O电压，FPGA器件工作所需的其它电压我们通常都称为辅助电压。例如FPGA器件下载配置所需的电压，当然了，这里的辅助电压值可能与核心电压值或I/O电压值是一致的。很多FPGA的PLL功能块的供电会有特殊要求，也可以认为是辅助电压。由于PLL本身是模拟电路，而FPGA其他部分的电路基本是数字电路，因此PLL的输入电源电压也很有讲究，需要专门的电容电路做滤波处理，而它的电压值一般和I/O电压值不同。此外，例如Cyclone V GX系列FPGA器件带高速Gbit串行收发器，通常有额外的参考电压；MAX10系列器件的ADC功能引脚电路也需要额外的参考电压；一些带DDR3控制器功能的FPGA引脚上通常也有专门的参考电压……诸如此类的参考电压我们都可以归类为FPGA的辅助供电电压，在实际电源电路连接和设计过程中，都必须予以考虑。
目前比较常见的供电解决方案主要是LDO稳压器、DC/DC芯片或电源模块。LDO稳压器具有电路设计简单、输出的电源电压纹波低的特点，但是它的一个明显劣势是效率也很低；而基于DC/DC芯片的解决方案能够保证较高的电源转换效率，散热容易一些，输出电流也更大，是大规模FPGA器件的最佳选择；而电源模块简单实用并且能够有更稳定的性能，只不过价格通常比较昂贵，在成本要求不敏感的情况下，是FPGA电源设计的一种最为简单快捷的解决方案。以笔者多年的经验来看，在LDO稳压器、DC/DC芯片或电源模块的选择上，一般遵循以下原则：
● 电流低于100mA的电压可以考虑使用LDO稳压器产生，因为电路简单、使用元器件少、PCB面积占用小，且成本也相对低廉。
● 对电源电压的纹波极为敏感的供电考虑使用LDO，如CMOS Sensor的模拟供电电压、ADC芯片的参考电压等。
● 除了上述情况，一般电流较大、对电源电压纹波要求不高的情况，都尽量考虑使用DC/DC电路，毕竟它能够提供大电流供电，且提供最好的电源转换效率。
● 对于电源模块，笔者见到最多的是军工等成本不敏感、板级PCB空间较大的应用中使用，它其实是LDO稳压器和DC/DC电路优势的整合。
通常而言，对于FPGA器件的电源方案的选择以及电源电路的设计，一定要事先做好前期的准备工作，如以下几点是必须考虑的：
● 器件需要供给几档电压，压值分别是多少？
● 不同电压档的最大电流要求是多少？
● 不同电压档是否有上电顺序要求？（大部分的FPGA器件是没有此项要求的）
● 电源去耦电容该如何分配和排布？
● 电源电压是否需要设计特殊的去耦电路？
关于设计者需要确定的各种电气参数以及电源设计的各种注意事项，其实在器件厂商提供的器件手册（handbook）、应用笔记（application notes）或是白皮书（white paper）中一般都会给出参考设计。所以，设计者若希望能够较好的完成FPGA器件的电源电路设计，事先阅读大量的官方文档是必须的。
说到电源，也不能不提一下地端（GND）电路的设计，FPGA器件的地信号通常是和电压配对的。一般应用中，统一共地连接是没有问题的，但也需要注意特殊应用中是否有隔离要求。FPGA器件的引脚引出的地信号之间通常是导通的，当然也不能排除有例外的情况。如果漏接个别地信号，器件通常也能正常工作，但是笔者也遇到过一些特殊的状况，如Altera的Cyclone III器件底部的中央有个接地焊盘，如果设计中忽略了这个接地信号，那么FPGA很可能就不干活了，因为这个地信号是连接FPGA内部的很多中间信号的地端，它并不和FPGA的其它地信号直接导通。因此，在设计中也一定要留意地信号的连接，电源电路的任何细小疏忽都有可能导致器件的罢工。
在我们所设计的这个实验平台上，如图2.5所示，由PC的USB端口进行供电，通常可以提供5V/0.5A的电压和电流。5V电压输入到两个DC/DC电路分别产生3.3V和1.2V的电压，DC/DC芯片支持的最大电流可以达到3A，当然我们的FPGA器件实际上根本不需要这么大的电流。之所以采用DC/DC电路产生3.3V和1.2V电压，是考虑到3.3V是FPGA的I/O电压，也是板上大多数外设的供电电压，它的电流相对较大；而1.2V是FPGA器件的核电压，电流也较大；因此，它们使用DC/DC电路更合适，既可以保证较大电流需求，也能够实现更好的电源转换效率。而2.5V电压使用3.3V转2.5V的LDO电路，是由于2.5V仅仅只是FPGA的下载配置电路使用，电流相对较小，它对转换效率要求也不高，使用简单的LDO电路来得更“经济实惠”一些。
图2.5电源电路示意图
如图2.6所示，这是电源电路的layout示意图，为了获得更大的电流供给能力、更高的电源转换效率，我们只能不惜使用更多的分离元器件和更大的布板空间来“妥协”。
图2.6 电源电路的layout
在本博文留言，有机会免费获得本书！
责任编辑：
声明：本文由入驻搜狐号的作者撰写，除搜狐官方账号外，观点仅代表作者本人，不代表搜狐立场。
订阅杂志上官方微店，8折优惠
简化原型布局、简化布局、简化生成
今日搜狐热点}