实验六触发器实验-工作总结范文网
全站搜索：
您现在的位置：&>&&>&计算机软件及应用
实验六触发器实验
触发器一、实验目的1．掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 2．熟悉各触发器之间逻辑功能的相互转换方法。二、实验原理1．触发器按逻辑功能可分RS、JK、D、T触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。2．由两个“与非”门交叉耦合而成的基本RS触发器，低电平直接触发的触发器，有直接置位、复位的功能。Qn+1=S+RQn；R+S=13．JK触发器的状态方程为：本实验采用74LS112型双JK触发器，是下降边沿触发的边沿触发器。4．D触发器的基本结构多为维阻型。D触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为。本实验采用74LS74型D触发器。三、实验器材：1．数字逻辑机；2. 双输入端四与非门（74LS00）、双下降沿JK触发器（74LS112）、双上升沿D触发器（74LS74）
3.导线若干 四、实验步骤：1．基本RS触发器逻辑功能测试：1）如图1所示接线，R、S接“电平开关”，用万用表测试R、S、Q、Q的电平，记录于表1中。正确理解RS触发器中不定和不变的含义。2）将图1中的R和S、Q和Q互换，然后重复1的全过程，注意R和S从“0”同时变为“1”， Q和Q两次测得的结果是否相同。表1
基本RS触发器逻辑功能测试
2．D触发器逻辑功能的测试及转换 1）异步置位和复位功能的测试
1选取实验装置上单D触发器，用万用表（或发光二极管显示电路状态）测量表2状态下的Q端和Q端的状态，填入表2中（注：表中的“1”状态为悬空或接高电平），并观察使用RD和SD端进行复位或置位时，对CP状态是否无要求。表2 异步置位端的测试
2）D触发器功能的测试将和悬空，D端接高、低电平开关，CP接至单脉冲发生器的输出，按表3验证D触发器的逻辑功能，注意观察状态的变化是在CP的上升沿还是下降沿。
3．JK触发器的功能测试及转换 1）异步置位及复位端的测试。将J、K、CP端处于任意状态或悬空，测试表4情况下的Q的电位，并转换成逻辑状态，填入表4中。 2）逻辑功能测试CP端接单脉冲源，将J、K输入端分别接高、低电平开关，验证JK触发器的逻辑功能，填入表5中。表4 异步置位及复位端的测试
附：74LS112管脚排列图2
上一篇： 下一篇：
All rights reserved Powered by
copyright &copyright 。文档资料库内容来自网络，如有侵犯请联系客服。　　0 引言
　　虚拟仪器 LabVIEW 目前已广泛应用于测试领域，出发点和归宿是“软件化的真实仪器”。LabVIEW同时又是一个优秀的仿真系统，但真正处于仿真目的使用的并不多见，本文提出数字“虚拟芯片”概念，并基于LabVIEW实现仿真运用。
　　所谓“虚拟芯片”，是在充分利用LabVIEW图形化语言风格和强大信号处理功能的基础上，设计具有一定显示界面的虚拟输入／输出端子、能完成相应的数字逻辑运算功能或数字信号处理功能的计算机程序，也就是LabVIEW的VI。应当说这是新时期 数字逻辑设计 、实验或教学的一种新举措，基于 LabVIEW的 数字虚拟芯片 和原理图设计与其他仿真系统相比，不但有自身的特点，也是对虚拟仪器系统LabVIEW应用新领域的拓展和补充。
　　1 基于LabVIEW实现虚拟数字逻辑电路仿真的可行性及优点
　　由前面板实现数字电路的各种控制和显示，由程序流程图实现数字电路的逻辑运算功能，是基于虚拟仪器LabVIEW进行数字逻辑电路仿真设计的基础。 LabVIEW的前面板提供了大量数值、布尔控件。后面板提供了大量的函数模块，使用这些函数可以很方便地调用或设计出各种门电路、器、译码器、运算器、、、定时器、ADC／等数字电路设计中常用的器件模块。在数字电路中，高和低电平2种逻辑状态可用前面板中的布尔控件提供；而电路设计中的各种模拟量可以用各种数值型控件及函数信号发生器产生和提供。基于LabVIEW实现虚拟数字逻辑电路的可行性及优点，还表现在以下几方面：
　　(1)可充分使用LabVIEW强大的输入／输出控件资源　　(2)LabVIEW中的图形化语言风格适合数字电路的逻辑图构建：布尔控件图标与数字逻辑门电路符号相近；图形化的G语言风格适合逻辑图的连接。　　(3)可开发通用或专用的数字虚拟芯片库(模块库)　　(4)LabVIEW虚拟仪器可实现与外部数据的交换
　　2 基于LabVIEW的数字虚拟芯片设计方法
　　下面从一个有异步复位、置位端子的虚拟触发器单元设计开始，以LabVIEW中逻辑运算VI作为虚拟“门电路”单元，构建通用数字逻辑芯片、计数器74160虚拟“芯片”，讨论并实现该虚拟芯片的仿真应用。
　　2．1 具备异步复位、置位端的虚拟触发器设计
　　低电平有效的异步置位、复位功能的可表示为：
　　当满足约束条件RD+SD=1，即RD、SD不同时为有效电平(逻辑值0)时，这2个端子可作为异步置位端(SD)和异步复位端(RD)，即有：
　　使用过程中应当注意满足约束条件(当RD+SD=O时，始终有QN+1=O)。
　　根据式(1)构建的低电平有效的异步置位、复位功能的JK触发器LabVIEW后面板如图1所示，其异步置位、复位端动作不受同步CP控制，直接实现操作 (触发器状态直接被置位或复位)。为实现CP输入下降沿有效的动作方式，程序中引入了条件结构控制。当无有效CP边沿输入时，输入触发器端子的数据是 J="K"=“false”，等价于J=K=0，触发器处于保持状态；只有当有效CP下降沿输入时，触发器才接收输入控件J，K的数据，实现相应的动作。图1 中左下角部分程序就是实现CP下降沿输入有效的控制程序部份。
　　定义图1中VI的各输入、输出端子，编辑好相应的VI图标，将其保存为一独立VI文件，最后得到对应的VI图标及连线如图2所示。这样的VI图标即可看作一个虚拟触发器。
　　图2中2个图标为同一VI在LabVIEW中的2种不同显示方式，且2个图标为同一VI分别以不同文件名保存的2个文件。(程序完全相同)
　　2．2 基于虚拟JK触发器及LabVIEW虚拟“逻辑门”构
　　虚拟仪器LabVIEW中的逻辑运算VI，可以完成各种基本逻辑运算，在仿真数字逻辑电路时可当作虚拟的“门电路”直接使用，部份图标如图3所示。
　　集成计数器74161的内部逻辑图如图4所示。
　　它是4位同步加法计数器，有异步清零、预置数端子和两个使能控制端子，各端子的含义如下：
　　(1)RD：异步清零端，低电平有效　　(2)LD：预置数使能控制端，低电平有效　　(3)预置数据输入端：A、B、C、D　　(4)CP；时钟输入端，上升沿有效　　(5)状态输出端：QA～QD　　(6)RCO：进位输出
&&&&&往下看有更多相关资料
本网站试开通微、小企业商家广告业务；维修点推荐项目。收费实惠有效果！欢迎在QQ或邮箱联系！
试试再找找您想看的资料
资料搜索：
查看相关资料 & & &
　　　同意评论声明
　　　发表
尊重网上道德，遵守中华人民共和国的各项有关法律法规
承担一切因您的行为而直接或间接导致的民事或刑事法律责任
本站管理人员有权保留或删除其管辖留言中的任意内容
本站有权在网站内转载或引用您的评论
参与本评论即表明您已经阅读并接受上述条款
copyright & &广电电器(中国梧州) -all right reserved& 若您有什么意见或建议请mail: & &
地址： 电话：(86)774-2826670& & &&）为什么集成触发器的直接置位、复位端不允许出现Sd+Rd=0的情况？-
为什么集成触发器的直接置位、复位端不允许出现Sd+Rd=0的情况？
作者：本站编辑
&&&&&投稿日期：
置位端是使触发器输出端（Q0）=1； 复位端是使触发器输出端（Q0）=0； 直接置位、复位端，是异步使能的，无需等待时钟脉冲的配合。
集成触发器的直接置位端和直接复位端有什么作用：
置位端是使触发器输出端(Q0)=1; 复位端是使触发器输出端(Q0)=0; 直接置位、复位端,是异步...
为什么集成触发器的直接置位、复位端不允许出现Sd+Rd=0的情况?：
置位端是使触发器输出端(Q0)=1; 复位端是使触发器输出端(Q0)=0; 直接置位、复位端,是异步...
JK触发器带上一个R端口是什么意思?(没有S端口)是直接置0或者置1吗?：
是的 R是Reset的意思,是强制将触发器复位,低电平有效。 一般情况下触发器都会有R端口,有的会有...
触发器的异步置位端和异步复位端不使用时应接什么信号：
如果是低电平就电高电位,高电平触犯就接低电位,使之无效即可
JK触发器用什么信号置位,复位：
J=0,K=1时,Qn 1=0,即复位;J=1,K=0时,Qn 1=1,即置位。复位、置位是与时钟C...
复位和置位
触发器(trigger)是个特殊的存储过程,它的执行不是由程序调用,也不是手工启动,而是由个事件来触...
触发器的工作原理是什么?：
JK触发器是数字电路触发器中的一种电路单元。 JK触发器具有置0、置1、保持和翻转功能,在各类......
一个带直接置0/1端的JK触发器置为0或1有哪几种方法?：
J、K有效时给时钟或者用S、R直接置位、复位。
具有置0,置1,保持,翻转,功能的触发器是什么触发器 答案：
应该是D触发器吧!最好找本书查查看
D触发器异步置1端什么时候有效?：
答:异步置1有效SD 和RD 接至基本RS 触发器的输入端,它们分别是预置和清零端,低电平有效。当S...jk触发器中SD和RD是不是置1和置0端，如果是那当SD=0,RD=1时，是不是不管J和K的状态是什么，Q都是1_百度知道
jk触发器中SD和RD是不是置1和置0端，如果是那当SD=0,RD=1时，是不是不管J和K的状态是什么，Q都是1
另外我想认识一个学习电子好的朋友能留下QQ，我们长联系
我有更好的答案
是的SD 是置位端也就是set 1，RD是复位端 也就是reset 置成0.通过Quartus 平台进行编译检测，当SD=0,RD=1时，是不是不管J和K的状态是什么，Q显示的波形都是1
采纳率：50%
恩，J-K触发器中SD是置1端，RD是置0端，当SD=0，RD=1时，不管J和K的状态是什么，Q都是1
为您推荐：
其他类似问题
jk触发器的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。}