本文详细介绍了开关电源(SMPS)中各个え器件损耗的计算和预测技术并讨论了提高开关调节器效率的相关技术和特点。

效率是任何开关电源(SMPS)的重要指标特别是便携式产品，延长电池使用寿命是一项关键的设计目标对于空间受限的设计或者是无法投入成本解决功率耗散问题的产品，高效率也是改善系统热管悝的必要因素

SMPS设计中，为获得最高转换效率工程师必须了解转换电路中产生损耗的机制，以寻求降低损耗的途径另外，工程师还要熟悉SMPS IC的各种特点以选择最合适的芯片来达到高效指标。本文介绍了影响开关电源效率的基本因素可以以此作为新设计的准则。我们将從一般性介绍开始然后针对特定的开关元件的损耗进行讨论。

能量转换系统必定存在能耗虽然实际应用中无法获得100%的转换效率，但是一个高质量的电源效率可以达到非常高的水平，效率接近95%

绝大多数电源IC的工作效率可以在特定的工作条件下测得，数据资料中给出了這些参数Maxim的数据资料给出了实际测试得到的数据，其他厂商也会给出实际测量的结果但我们只能对我们自己的数据担保。图1给出了一個SMPS降压转换器的电路实例转换效率可以达到97%，即使在轻载时也能保持较高效率

采用什么秘诀才能达到如此高的效率？我们最好从了解SMPS損耗的公共问题开始开关电源的损耗大部分来自开关器件(MOSFET和二极管)，另外小部分损耗来自电感和电容但是，如果使用非常廉价的电感囷电容(具有较高电阻)将会导致损耗明显增大。

选择IC时需要考虑控制器的架构和内部元件，以期获得高效指标例如，图1采用了多种方法来降低损耗其中包括：同步整流，芯片内部集成低导通电阻的MOSFET低静态电流和跳脉冲控制模式。我们将在本文展开讨论这些措施带来嘚好处

图1. MAX1556降压转换器集成了低导通电阻的MOSFET，采用同步整流可以达到95%的转换效率，效率曲线如图所示

损耗是任何SMPS架构都面临的问题，峩们在此以图2所示降压型(或buck)转换器为例进行讨论图中标明各点的开关波形，用于后续计算

通用降压型SMPS电路和相关波形，对于理解SMPS架构提供了一个很好的参考实例降压转换器的主要功能是把一个较高的直流输入电压转换成较低的直流输出电压。为了达到这个要求MOSFET以固萣频率(f_S)，在脉宽调制信号(PWM)的控制下进行开、关操作当MOSFET导通时，输入电压给电感和电容(L和C_OUT)充电通过它们把能量传递给负载。在此期间電感电流线性上升，电流回路如图2中的回路1所示

当MOSFET断开时，输入电压断开与电感的连接电感和输出电容为负载供电。电感电流线性下降电流流过二极管，电流回路如图中的环路2所示MOSFET的导通时间定义为PWM信号的占空比(D)。D把每个开关周期分成[D × t_S]和[(1 - D) × t_S]两部分它们分别对应於MOSFET的导通时间(环路1)和二极管的导通时间(环路2)。所有SMPS拓扑(降压、反相等)都采用这种方式划分开关周期实现电压转换。

对于降压转换电路較大的占空比将向负载传输较多的能量，平均输出电压增加相反，占空比较低时平均输出电压也会降低。根据这个关系可以得到以丅理想情况下(不考虑二极管或MOSFET的压降)降压型SMPS的转换公式：

需要注意的是，任何SMPS在一个开关周期内处于某个状态的时间越长那么它在这个狀态所造成的损耗也越大。对于降压型转换器D越低(相应的V_OUT越低)，回路2产生的损耗也大

图2 (以及其它绝大多数DC-DC转换器拓扑)中的MOSFET和二极管是慥成功耗的主要因素。相关损耗主要包括两部分：传导损耗和开关损耗

MOSFET和二极管是开关元件，导通时电流流过回路器件导通时，传导損耗分别由MOSFET的导通电阻(R_DS(ON))和二极管的正向导通电压决定

上式给出了SMPS中MOSFET传导损耗的近似值，但它只作为电路损耗的估算值因为电流线性上升时所产生的功耗大于由平均电流计算得到的功耗。对于“峰值”电流更准确的计算方法是对电流峰值和谷值(图3中的I_V和I_P)之间的电流波形嘚平方进行积分得到估算值。

图3. 典型的降压型转换器的MOSFET电流波形用于估算MOSFET的传导损耗。下式给出了更准确的估算损耗的方法利用I_P和I_V之間电流波形I?的积分替代简单的I?项。

分别对应于电流波形的峰值和谷值，如图3所示MOSFET电流从I

利用波形积分进行更准确的计算：

或近似为78%，高于按照平均电流计算得到的结果对于峰均比较小的电流波形，两种计算结果的差别很小利用平均电流计算即可满足要求。

MOSFET的传导損耗与R_DS(ON)成正比二极管的传导损耗则在很大程度上取决于正向导通电压(V_F)。二极管通常比MOSFET损耗更大二极管损耗与正向电流、V_F和导通时间成囸比。由于MOSFET断开时二极管导通二极管的传导损耗(P_COND(DIODE))近似为：

式中，I_DIODE(ON)为二极管导通期间的平均电流图2所示，二极管导通期间的平均电流为I_OUT因此，对于降压型转换器P_COND(DIODE)可以按照下式估算：

与MOSFET功耗计算不同，采用平均电流即可得到比较准确的功耗计算结果因为二极管损耗与I荿正比，而不是I?。

显然MOSFET或二极管的导通时间越长，传导损耗也越大对于降压型转换器，输出电压越低二极管产生的功耗也越大，洇为它处于导通状态的时间越长

由于开关损耗是由开关的非理想状态引起的，很难估算MOSFET和二极管的开关损耗器件从完全导通到完全关閉或从完全关闭到完全导通需要一定时间，在这个过程中会产生功率损耗

图4所示MOSFET的漏源电压(V_DS)和漏源电流(I_DS)的关系图可以很好地解释MOSFET在过渡過程中的开关损耗，从上半部分波形可以看出t_SW(ON)和t_SW(OFF)期间电压和电流发生瞬变，MOSFET的电容进行充电、放电

图4所示，V_DS降到最终导通状态(= I_D × R_DS(ON))之前满负荷电流(I_D)流过MOSFET。相反关断时，V_DS在MOSFET电流下降到零值之前逐渐上升到关断状态的最终值开关过程中，电压和电流的交叠部分即为造成開关损耗的来源从图4可以清楚地看到这一点。

图4. 开关损耗发生在MOSFET通、断期间的过渡过程开关损耗随着SMPS频率的升高而增大这一点很容易悝解，随着开关频率提高(周期缩短)开关过渡时间所占比例增大，从而增大开关损耗开关转换过程中，开关时间是占空比的二十分之一對于效率的影响要远远小于开关时间为占空比的十分之一的情况由于开关损耗和频率有很大的关系，工作在高频时开关损耗将成为主偠的损耗因素。

MOSFET的开关损耗(P_SW(MOSFET))可以按照图3所示三角波进行估算公式如下：

其中，V_D为MOSFET关断期间的漏源电压I_D是MOSFET导通期间的沟道电流，t_SW(ON)和t_SW(OFF)是导通和关断时间对于降压电路转换，V_IN是MOSFET关断时的电压导通时的电流为I_OUT。

在图5可以看出开关变化不是瞬间完成的，电流和电压波形交叠蔀分导致功率损耗MOSFET“导通”时(图2)，流过电感的电流I_DS线性上升与导通边沿相比，断开时的开关损耗更大

利用上述近似计算法，MOSFET的平均損耗可以由下式计算：

这一结果与图5下方曲线测量得到的117.4mW接近注意：这种情况下，f_S足够高P_SW(MOSFET)是功耗的主要因素。

图5. 降压转换器高端MOSFET的典型开关周期输入10V、输出3.3V (输出电流500mA)。开关频率为1MHz开关转换时间是38ns。与MOSFET相同二极管也存在开关损耗。这个损耗很大程度上取决于二极管嘚反向恢复时间(t_RR)二极管开关损耗发生在二极管从正向导通到反向截止的转换过程。

当反向电压加在二级管两端时正向导通电流在二极管上产生的累积电荷需要释放，产生反向电流尖峰(I_RR(PEAK))极性与正向导通电流相反，从而造成V × I功率损耗因为反向恢复期内，反向电压和反姠电流同时存在于二极管图6给出了二极管在反向恢复期间的PN结示意图。

图6. 二极管结反偏时需要释放正向导通期间的累积电荷，产生峰徝电流(I_RR(PEAK))了解了二极管的反向恢复特性，可以由下式估算二极管的开关损耗(P_SW(DIODE))：

其中V_REVERSE是二极管的反向偏置电压，I_RR(PEAK)是反向恢复电流的峰值t_RR2昰从反向电流峰值I_RR到恢复电流为正的时间。对于降压电路当MOSFET导通的时候，V_IN为MOSFET导通时二极管的反向偏置电压

该结果接近于图7所示测量结果358.7mW。考虑到较大的V_F和较长的二极管导通周期t_RR时间非常短，开关损耗(P_SW(DIODE))在二极管损耗中占主导地位

图7. 降压型转换器中PN结开关二极管的开关波形，从10V输入降至3.3V输出输出电流为500mA。其它参数包括：1MHz的f_St_RR2为28ns，V_F = 0.9V

基于上述讨论，通过哪些途径可以降低电源的开关损耗呢直接途径是：选择低导通电阻R_DS(ON)、可快速切换的MOSFET；选择低导通压降V_F、可快速恢复的二极管。

直接影响MOSFET导通电阻的因素有几点通常增加芯片尺寸和漏源極击穿电压(V_BR(DSS))，由于增加了器件中的半导体材料有助于降低导通电阻R_DS(ON)。另一方面较大的MOSFET会增大开关损耗。因此虽然大尺寸MOSFET降低了R_DS(ON)，但吔导致小器件可以避免的效率问题

当管芯温度升高时，MOSFET导通电阻会相应增大必须保持较低的结温，使导通电阻R_DS(ON)不会过大导通电阻R_DS(ON)和柵源偏置电压成反比，因此推荐使用足够大的栅极电压以降低R_DS(ON)损耗，但此时也会增大栅极驱动损耗需要平衡降低R_DS(ON)的好处和增大栅极驱動的缺陷。

MOSFET的开关损耗与器件电容有关较大的电容需要较长的充电时间，使开关切换变缓消耗更多能量。米勒电容通常在MOSFET数据资料中萣义为反向传输电容(C_RSS)或栅-漏电容(C_GD)在开关过程中对切换时间起决定作用。

米勒电容的充电电荷用Q_GD表示为了快速切换MOSFET，要求尽可能低的米勒电容一般来说，MOSFET的电容和芯片尺寸成反比因此必须折衷考虑开关损耗和传导损耗，同时也要谨慎选择电路的开关频率

对于二极管，必须降低导通压降以降低由此产生的损耗。对于小尺寸、额定电压较低的硅二极管导通压降一般在0.7V到1.5V之间。二极管的尺寸、工艺和耐压等级都会影响导通压降和反向恢复时间大尺寸二极管通常具有较高的V_F和t_RR，这会造成比较大的损耗开关二极管一般以速度划分，分為“高速”、“甚高速”和“超高速”二极管反向恢复时间随着速度的提高而降低。快恢复二极管的t_RR为几百纳秒而超高速快恢复二极管的t_RR为几十纳秒。

低功耗应用中替代快恢复二极管的一种选择是肖特基二极管，这种二极管的恢复时间几乎可以忽略反向恢复电压V_F也呮有快恢复二极管的一半(0.4V至1V)，但肖特基二极管的额定电压和电流远远低于快恢复二极管无法用于高压或大功率应用。另外肖特基二极管与硅二极管相比具有较高的反向漏电流，但这些因素并不限制它在许多电源中的应用

然而，在一些低压应用中即便是具有较低压降嘚肖特基二极管，所产生的传导损耗也无法接受比如，在输出为1.5V的电路中即使使用0.5V导通压降V_F的肖特基二极管，二极管导通时也会产生33%嘚输出电压损耗！

为了解决这一问题可以选择低导通电阻R_DS(ON)的MOSFET实现同步控制架构。用MOSFET取代二极管(对比图1和图2电路)它与电源的主MOSFET同步工作，所以在交替切换的过程中保证只有一个导通。导通的二极管由导通的MOSFET所替代二极管的高导通压降V_F被转换成MOSFET的低导通压降(MOSFET R_DS(ON) × I)，有效降低了二极管的传导损耗当然，同步整流与二极管相比也只是降低了MOSFET的压降另一方面，驱动同步整流MOSFET的功耗也不容忽略

以上讨论了影響开关电源效率的两个重要因素(MOSFET和二极管)。回顾图1所示降压电路从数据资料中可以获得影响控制器IC工作效率的主要因素。首先开关元件集成在IC内部，可以节省空间、降低寄生损耗其次，使用低导通电阻R_DS(ON)的MOSFET在小尺寸集成降压IC (如MAX1556)中，其nMOS和pMOS的导通电阻可以达到0.27Ω (典型值)和0.19Ω (典型值)最后，使用的同步整流电路对于500mA负载，占空比为50%的开关电路可以将低边开关(或二极管)的损耗从225mW (假设二极管压降为1V)降至34mW。

合悝选择SMPS IC的封装、控制架构并进行合理设计，可以有效提高转换效率

功率开关集成到IC内部时可以省去繁琐的MOSFET或二极管选择，而且使电路哽加紧凑由于降低了线路损耗和寄生效应，可以在一定程度上提高效率根据功率等级和电压限制，可以把MOSFET、二极管(或同步整流MOSFET)集成到芯片内部将开关集成到芯片内部的另一个好处是栅极驱动电路的尺寸已经针对片内MOSFET进行了优化，因而无需将时间浪费在未知的分立MOSFET上

電池供电设备特别关注IC规格中的静态电流(I_Q)，它是维持电路工作所需的电流重载情况下(大于十倍或百倍的静态电流I_Q)，I_Q对效率的影响并不明顯因为负载电流远大于I_Q，而随着负载电流的降低效率有下降的趋势，因为I_Q对应的功率占总功率的比例提高这一点对于大多数时间处於休眠模式或其它低功耗模式的应用尤其重要，许多消费类产品即使在“关闭”状态下也需要保持键盘扫描或其它功能的供电，这时無疑需要选择具有极低I_Q的电源。

SMPS的控制架构是影响开关电源效率的关键因素之一这一点我们已经在同步整流架构中讨论过，由于采用低導通电阻的MOSFET取代了功耗较大的开关二极管可有效改善效率指标。

另一种重要的控制架构是针对轻载工作或较宽的负载范围设计的即跳脈冲模式，也称为脉冲频率调制(PFM)与单纯的PWM开关操作(在重载和轻载时均采用固定的开关频率)不同，跳脉冲模式下转换器工作在跳跃的开关周期可以节省不必要的开关操作，进而提高效率

跳脉冲模式下，在一段较长时间内电感放电将能量从电感传递给负载，以维持输出電压当然，随着负载吸收电流输出电压也会跌落。当电压跌落到设置门限时将开启一个新的开关周期，为电感充电并补充输出电压

需要注意的是跳脉冲模式会产生与负载相关的输出噪声，这些噪声由于分布在不同频率(与固定频率的PWM控制架构不同)很难滤除。

先进的SMPS IC會合理利用两者的优势：重载时采用恒定PWM频率；轻载时采用跳脉冲模式以提高效率图1所示IC即提供了这样的工作模式。

当负载增加到一个較高的有效值时跳脉冲波形将转换到固定PWM，在标称负载下噪声很容易滤除在整个工作范围内，器件根据需要选择跳脉冲模式和PWM模式保持整体的最高效率(图8)。

图8中的曲线D、E、F所示效率曲线在固定PWM模式下轻载时效率较低，但在重载时能够提供很高的转换效率(高达98%)如果設置在轻载下保持固定PWM工作模式，IC将不会按照负载情况更改工作模式这种情况下能够使纹波保持在固定频率，但浪费了一定功率重载時，维持PWM开关操作所需的额外功率很小远远低于输出功率。另一方面跳脉冲“空闲”模式下的效率曲线(图8中的A、B、C)能够在轻载时保持茬较高水平，因为开关只在负载需要时开启对7V输入曲线，在1mA负载的空闲模式下能够获得高于60%的效率

图8. 降压转换器在PWM和空闲(跳脉冲)模式丅效率曲线，注意：轻载时空闲模式下的效率高于PWM模式。

开关电源因其高效率指标得到广泛应用但其效率仍然受SMPS电路的一些固有损耗嘚制约。设计开关电源时需要仔细研究造成SMPS损耗的来源，合理选择SMPS IC从而充分利用器件的优势，为了在保持尽可能低的电路成本甚至鈈增加电路成本的前提下获得高效的SMPS，工程师需要做出全面的选择

我们已经了解MOSFET和二极管会导致SMPS损耗。采用高品质的开关器件能够大大提升效率但它们并不是唯一能够优化电源效率的元件。

图1详细介绍了一个典型的降压型转换器IC的基本电路该控制IC集成了两个同步整流MOSFET，低R_DS(ON) MOSFET效率可达97%。这个电路中开关元件集成在IC内部，已经为具体应用预先选择了元器件然而，为了进一步提高效率设计人员还需关紸无源元件—外部电感和电容，了解它们对功耗的影响

电感功耗包括线圈匝数和电阻的关系损耗和磁芯损耗两个基本因素，线圈匝数和電阻的关系损耗归结于线圈匝数和电阻的关系的直流电阻(DCR)磁芯损耗归结于电感的磁特性。

DCR定义为以下电阻公式：

式中ρ为线圈匝数和电阻的关系材料的电阻系数，l为线圈匝数和电阻的关系长度，A为线圈匝数和电阻的关系横截面积

DCR将随着线圈匝数和电阻的关系长度的增夶而增大，随着线圈匝数和电阻的关系横截面积的增大而减小可以利用该原则判断标准电感，确定所要求的不同电感值和尺寸对一个凅定的电感值，电感尺寸较小时为了保持相同匝数必须减小线圈匝数和电阻的关系的横截面积，因此导致DCR增大；对于给定的电感尺寸尛电感值通常对应于小的DCR，因为较少的线圈匝数和电阻的关系数减少了线圈匝数和电阻的关系长度可以使用线径较粗的导线。

已知DCR和平均电感电流(具体取决于SMPS拓扑)电感的电阻损耗(P_L(DCR))可以用下式估算：

这里，I_L(AVG)是流过电感的平均直流电流对于降压转换器，平均电感电流是直鋶输出电流尽管DCR的大小直接影响电感电阻的功耗，该功耗与电感电流的平方成正比因此，减小DCR是必要的

另外，还需要注意的是：利鼡电感的平均电流计算P_L(DCR) (如上述公式)时得到的结果略低于实际损耗，因为实际电感电流为三角波本文前面介绍的MOSFET传导损耗计算中，利用對电感电流的波形进行积分可以获得更准确的结果更准确。当然也更复杂的计算公式如下：

式中I_P和I_V为电感电流波形的峰值和谷值

磁芯損耗并不像传导损耗那样容易估算，很难估测它由磁滞、涡流损耗组成，直接影响铁芯的交变磁通SMPS中，尽管平均直流电流流过电感甴于通过电感的开关电压的变化产生的纹波电流导致磁芯周期性的磁通变化。

磁滞损耗源于每个交流周期中磁芯偶极子的重新排列所消耗嘚功率可以将其看作磁场极性变化时偶极子相互摩擦产生的“摩擦”损耗，正比于频率和磁通密度

相反，涡流损耗则是磁芯中的时变磁通量引入的由法拉第定律可知：交变磁通产生交变电压。因此这个交变电压会产生局部电流，在磁芯电阻上产生I?R损耗

磁芯材料對磁芯损耗的影响很大。SMPS电源中普遍使用的电感是铁粉磁芯铁镍钼磁粉芯(MPP)的损耗最低，铁粉芯成本最低但磁芯损耗较大。

磁芯损耗可鉯通过计算磁芯磁通密度(B)的最大变化量估算然后查看电感或铁芯制造商提供的磁通密度和磁芯损耗(和频率)图表。峰值磁通密度可以通过幾种方式计算公式可以在电感数据资料中的磁芯损耗曲线中找到。

相应地如果磁芯面积和线圈匝数和电阻的关系数已知，可利用下式估计峰值磁通：

这里B是峰值磁通密度(高斯)，L是线圈匝数和电阻的关系电感(亨)ΔI是电感纹波电流峰峰值(安培)，A是磁芯横截面积(cm?)N是线圈匝数和电阻的关系匝数。

随着互联网的普及可以方便地从网上下载资料、搜索器件信息，一些制造商提供了交互式电感功耗的计算软件帮助设计者估计功耗。使用这些工具能够快捷、准确地估计应用电路中的功率损耗例如，Coilcraft提供的在线电感磁芯损耗和铜耗计算公式简单输入一些数据即可得到所选电感的磁芯损耗和铜耗。

与理想的电容模型相反电容元件的实际物理特性导致了几种损耗。电容在SMPS电蕗中主要起稳压、滤除输入/输出噪声的作用(图1)电容的这些损耗降低了开关电源的效率。这些损耗主要表现在三个方面：等效串联电阻损耗、漏电流损耗和电介质损耗

电容的阻性损耗显而易见。既然电流在每个开关周期流入、流出电容电容固有的电阻(R_C)将造成一定功耗。漏电流损耗是由于电容绝缘材料的电阻(R_L)导致较小电流流过电容而产生的功率损耗电介质损耗比较复杂，由于电容两端施加了交流电压電容电场发生变化，从而使电介质分子极化造成功率损耗

图9. 电容损耗模型一般简化为一个等效串联电阻(ESR)所有三种损耗都体现在电容的典型损耗模型中(图9左边部分)，用电阻代表每项损耗与电容储能相关的每项损耗的功率用功耗系数(DF)表示，或损耗角正切(δ)每项损耗的DF可以通过由电容阻抗的实部与虚部比得到，可以将每项损耗分别插入模型中

为简化损耗模型，图9中的接触电阻损耗、漏电流损耗和电介质损耗集中等效为一个等效串联电阻(ESR)ESR定义为电容阻抗中消耗有功功率的部分。

推算电容阻抗模型、计算ESR (结果的实部)时ESR是频率的函数。这种楿关性可以在下面简化的ESR等式中得到证明：

式中DF_R、DF_L和DF_D是接触电阻、漏电流和电介质损耗的功耗系数。

利用这个等式我们可以观察到随著信号频率的增加，漏电流损耗和电介质损耗都有所减小直到接触电阻损耗从一个较高频点开始占主导地位。在该频点(式中没有包括该參数)以上ESR因为高频交流电流的趋肤效应趋于增大。

许多电容制造商提供ESR曲线图表示ESR与频率的关系例如，TDK为其大多数电容产品提供了ESR曲線参考这些与开关频率对应曲线图，得到ESR值

然而，如果没有ESR曲线图可以通过电容数据资料中的DF规格粗略估算ESR。DF是电容的整体DF (包括所囿损耗)也可以按照下式估算ESR：

无论采用哪种方法来得到ESR值，直觉告诉我们高ESR会降低开关电源效率，既然输入和输出电容在每个开关周期通过ESR充电、放电这导致I? × R_ESR功率损耗。这个损耗(P_CAP(ESR))可以按照下式计算：

式中I_CAP(RMS)是流经电容的交流电流有效值RMS。对降压电路的输出电容鈳以采用电感纹波电流的有效值RMS。输入滤波电容的RMS电流的计算比较复杂可以按照下式得到一个合理的估算值：

显然，为减小电容功率损耗应选择低ESR电容，有助于SMPS电源降低纹波电流ESR是产生输出电压纹波的主要原因，因此选择低ESR的电容不仅仅单纯提高效率还能得到其它恏处。

一般来说不同类型电介质的电容具有不同的ESR等级。对于特定的容量和额定电压铝电解电容和钽电容就比陶瓷电容具有更高的ESR值。聚酯和聚丙烯电容的ESR值介于它们之间但这些电容尺寸较大，SMPS中很少使用

对于给定类型的电容，较大容量、较低的Df_S能够提供较低的ESR夶尺寸电容通常也会降低ESR，但电解电容会带来较大的等效串联电感陶瓷电容被视为比较好的折中选择，此外电容值一定的条件下，较低的电容额定电压也有助于减小ESR

编辑：神话 引用地址：

本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有，本站采用的非本站原创文章及图片等内容无法一一联系确认版权者如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播，或不应无偿使用请及时通过电子邮件或电话通知我们，以迅速采取适当措施避免给双方造成不必要的经济损失。

摘要:摘要：为解决在无接触供电系统中传统的互感耦合系数无法提供原副边独立设计，造成系统功率和效率设计困难的问题提出一种新的能效计算方法。基于新的耦匼系数定义推导了副边串并联补偿功率和效率，实现了磁感应结构能效设计解耦通过分析副边绕组匝数
关键词:接触,供电系统,功率,效率,汾析,优化,摘要,解决,接触,供

　　摘要：为解决在无接触供电系统中，传统的互感耦合系数无法提供原副边独立设计造成系统功率和效率设計困难的问题，提出一种新的能效计算方法基于新的耦合系数定义，推导了副边串并联补偿功率和效率实现了磁感应结构能效设计解耦。通过分析副边绕组匝数、品质因数、截面积等磁耦合结构参数与能效的关系发现了能效与副边匝数无关的特性，并给出了无接触供電系统的原、副边参数设计流程提出了功率和效率优化原则和方法，达到了优化磁芯结构、提高系统功效的目的最后，开发了实验样機通过实验和仿真验证了理论分析的正确性。

下载论文网 　　关键词：无接触供电；互感耦合系数；效率；解耦；品质因数

　　中图分類号：TM131
　　无接触供电（ Contactless power transferCPT）系统由原边和副边两部分组成，作为一种新的供电方式CPT实现了供电没备的物理分离，增加了设备的灵活性弥补了传统移动供电中存在的磨损、积碳、电火花等缺陷。
　　为了分析系统的传输功效特性需要对系统的磁路进行分析。通常采用嘚方法为互感模型其互感参数由互感耦合系数与原边副边的电感决定。目前在CPT系统应用场合，通常是一个或多个副边拾取线圈匝数和電阻的关系与同一个原边线圈匝数和电阻的关系耦合形成一个分布式系统.例如导轨式CPT系统。由于传统的互感系数考虑的足系统总的磁感應效率不能提供每个不同结构的副边拾电器参数，不能将拾电器独立于系统考虑.无法实现拾电器和原边电缆的分开独立设计造成系统汾析设计困难。
　　针对上述问题提出了一种新的磁感应系数和基于恒流源电路的互感模型。采用该模型实现了原副边磁感应结构设计嘚解耦基于这种新的磁感应系数，分析了系统整体特性.但未独立分析原副边各自能效特性同时引入的导体间互感耦合系数（Inier conductor couplingfactor，ICCF）和磁阻难以理论计算具有一定的局限性。
　　为了实现磁感应结构能效设计提供功率和效率在磁耦合结构上的优化原则和方法，本文提出叻一种适用于分布式CPT系统能效计算的新方法完成了原、副边解耦和独立的能效设计。全面分析了绕组匝数、品质因数、截面积等磁耦合結构参数与功率和效率的关系给出了原副边参数设计流程和能效优化设计方法。最后以E型磁耦合结构为例，通过实验和仿真验证了理論分析的结果
　　1 考虑内阻的副边能效
　　在CPT系统副边电路中，采用串联或并联电容的方式对副边线圈匝数和电阻的关系电感进行补偿可有效提高系统的电能输出能力和效率。为了准确分析系统能效.考虑剐边线圈匝数和电阻的关系内阻并对系统做如下近似：（1）忽略磁芯材料的非线性特性；（2）忽略绕组内外圈差异；（3）忽略趋肤阻抗的动态变化。
　　副边分别采用串联和并联补偿的等效电路如图1所礻考虑线圈匝数和电阻的关系内阻后，串联补偿电路仍然可以等效为串联谐振.而并联补偿电路难以简单等效为并联谐振电路
　　设副邊线圈匝数和电阻的关系感应的交流电压有效值为Ui。Ip为原边电流原、副边互感为M，频率为ω，副边自验证各参数的可实现性，否则重新调整Q或磁芯儿何结构来改变kφ，再次计算，直到设计符合要求。
　　3.2 副边优化设计方法
　　3.2.1 品质因数Q的选择与优化
　　系统的有功功率与諧振电路的品质因素Q成正比设计中Q的选择十分关键。CPT系统中Q过人导敛多零相位解，使凋谐非常困难而且系统对器件参数的变化过于敏感，具体表现为非阻元件电压流过大无功分量过大。因此在实际电路中，Q 一般为2～10之间
　　由式（6，9）发现无论串联还是并联，品质因数Q还可以表示电压放大率即电容上电压与副边电感线圈匝数和电阻的关系开路电压之比，则实际系统中普通电容元件的耐压限徝影响Q的提高因此，设计完成后需要对电容耐压做可实现性验证。在满足功率的前提下较低的Q值，可以提高系统效率此外，某些特殊工艺的电容由于耐压极高则可采用高Q值电路，增强功率传输能力例如MIT的无线供电，采用金属平板电容其电路Q可以高达2 　　3.2.2 副边嘚磁芯选择与优化
　　由以上分析可知，满足副边额定功率的条件下提高副边Q 可以降低是kφ，从而减小副边系统磁芯体积和质量。因此，在原边参数确定的情况下，副边系统的设计可以通过逐步增加磁芯沿原边电路方向的宽度.多次计算求得副边磁芯结构的优化解。实现在给定原边参数的情况下，副边磁芯的优化设计，从而小剐边结构大小和质量。
　　另外，也可以寻求在不改变磁芯结构的条件下通过调整磁耦合原边电缆走线、位置等，达到提高kφ的目的
　　4 系统实验与分析
　　为了验证本文公式的推导以及匝数对副边功率、效率无影響的推断，选择两套副边电路进行实验如图1（a）所示串联补偿，采用相同的E型磁芯选择不同的副边匝数。将实验电路置于开发的具有原边恒流的无接触供电系统进行实验如图 5所爪。
　　实验采用的副边磁芯材料为高频功率铁氧体PC40主要参数：饱和磁通密度Bs为500 mT，矫顽力Hc為16A/m，饱和磁场强度H为800 A/m实验通过仃限元仿真分析的方法，求解磁芯在原边最大电流瞬时峰值IP为12 A的激励下的磁通密度磁芯结构参数和仿嫃结果如图6所示。由图看出最大磁通密度约为2 mT远远小于材料饱和磁通密度Bs，满足前文的似设条件
　　实验采用原边电流参数：交流正弦电流峰峰值17 A，频率20 kHz副边电路参数如表2所示，在保持副边线圈匝数和电阻的关系截面积相同的情况下.调节负载电阻测量负载电流，从洏计算出品质因数和功率用于分析
　　由实验结果看出，考虑趋肤电阻后理论计算的功率与实验数据非常接近验证了副边输出功率与匝数无关的结论和关于功率和效率的推导。同时发现不考虑趋肤阻抗的理想曲线与实际出入较大，证明实验中存在较大趋肤阻抗另外，比较两套副边电路发现在品质因数较低的情况下，获得的实际功率略大于等效阻抗下的理论曲线而在品质因数较高时，获得的功率尛于理论曲线并且功率相距较远。其原因是在高品质因数时电流较大，趋肤阻抗增加所致
　　趋肤效应产生的线圈匝数和电阻的关系内阻影响显著，当匝数多、电流大时趋肤电阻大。因此系统设计中，必须采用一些降低趋肤阻抗的方法由本文结论可知，保证线圈匝数和电阻的关系导线总截面积不变采用多股导线绕制副边线圈匝数和电阻的关系可以降低匝数及趋肤损耗，但是匝数少将需要更大嘚补偿电容因此设计中需要做到兼顾。
　　在CPT系统中原副边相互耦合，基于传统的互感耦合系数难以独立设计副边系统功率和效率参數造成系统设计困难。本文提出一种适用于CPT系统能效计算的新方法基于新的互感耦合系数给出了副边串并联补偿功效的推导，实现了CPT系统设计解耦和串、并联副边公式统一通过详细分析副边绕组匝数、截面积等磁耦合结构参数与能效的关系，发现副边的功效与线圈匝數和电阻的关系截面积有关与副边线圈匝数和电阻的关系匝数无关，并分析给出了基于品质因数、磁芯结构、磁耦合结构的优化设计原則和方法最后，完成了实验样机通过实验和仿真验证了理论分析的结果。本文提出的方法可以完成CPT系统的原副边主参数设计解耦和优囮有助于简化系统设计、降低磁芯质量、提高系统功率和效率。