数字频率计_百度知道
数字频率计
1，用数字电路设计一个简易数字频率计
2，可测正弦波，方波至少两种波形测量范围1HZ~10KHZ
我有更好的答案
简易频率计一、设计任务与要求1．设计制作一个简易频率测量电路，实现数码显示。2．测量范围：10Hz~99.99KHz 3．测量精度： 10Hz。4. 输入信号幅值：20mV~5V。5. 显示方式：4位LED数码。二、方案设计与论证频率计是用来测量正弦信号、矩形信号、三角形信号等波形工作频率的仪器，根据频率的概念是单位时间里脉冲的个数，要测被测波形的频率，则须测被测波形中1S里有多少个脉冲，所以，如果用一个定时时间1S控制一个闸门电路，在时间1S内闸门打开，让被测信号通过而进入计数译码器电路，即可得到被测信号的频率fx。任务要求分析：频率计的测量范围要求为10Hz~99.99KHz，且精度为10Hz，所以有用4片10进制的计数器构成1000进制对输入的被测脉冲进行计数；要求输入信号的幅值为20mV~5V，所以要经过衰减与放大电路进行检查被测脉冲的幅值；由于被测的波形是各种不同的波，而后面的闸门或计数电路要求被测的信号必须是矩形波，所以还需要波形整形电路；频率计的输出显示要经过锁存器进行稳定再通过4位LED数码管进行显示。经过上述分析，频率计电路设计的各个模块如下图：方案一：根据上述分析，频率计定时时间1s可以通过555定时器和电容、电阻构成的多谐振荡器产生1000Hz的脉冲，再进行分频成1Hz即周期为1s的脉冲，再通过T触发器把脉冲正常高电平为1s；放大整形电路通过与非门、非门和二极管组成；闸门电路用一个与门，只有在定时脉冲为高电平时输入信号才能通过与门进入计数电路计数；计数电路可以通过5个十进制的计数器组成，计数器再将计的脉冲个数通过锁存器进行稳定最后通过4个LED数码显像管显示出来。方案二：频率计定时时间1s可以直接通过555定时器和电容、电阻构成的多谐振荡器产生1Hz的脉冲，再通过T触发器把脉冲正常高电平为1s；放大整形电路可以直接用一个具有放大功能的施密特触发器对输入的信号进行整形放大，其他模块的电路和方案一的相同。通过对两种方案的分析，为了减少总的电路的延迟时间，提高测量精确度，所以选择元件少的第二种方案。三、单元电路设计与参数计算时基电路：用555_VIRTUAL定时器和电容、电阻组成多谐振荡器产生1Hz的脉冲，根据书中的振荡周期 ： T=（R1+R2）C*ln2
取C=10uF，R1=2KΩ，T=1s，计算得：R2=70.43KΩ，再通过T触发器T_FF把脉冲正常高电平为1s的脉冲，元件的连接如下：
经示波器仿真，产生的脉冲的高电平约为1S。放大整形电路：用一个74HC14D_4V的含放大功能的施密特触发器对输入脉冲进行放大整形，把输入信号放大整形成4V的矩形脉冲，其放大整形效果如下图： 闸门电路：用一个与门74LS08作为脉冲能否通过的闸门，当定时信号Q为高电平时，闸门打开，输入信号进入计数电路进行计数，否则，其不能通过闸门。计数电路：计数电路用5（4）片74192N计数器组成000）进制的计数电路，74192N是上升沿有效的，来一个脉冲上升沿，电路记一次数，所以计数的范围为0~9）。但计数1S后要对计数器进行清零或置零，在这里用清零端，高电平有效，当计数1S后，Q为低电平，Q’为高电平，所以用Q’作为清零信号，接线图如下： 锁存显示电路：当计数电路计数结束时，要把计得脉冲数锁存通过数码显示管稳定显示出来。锁存器用2片74ls273，时钟也是上升沿有效，当Q为下降沿时，Q’恰好是上升沿，所以用Q’作为锁存器的时钟，恰能在计数结束时把脉冲数锁存显示，电路的接线图如下： 四、总电路工作原理及元器件清单1．总原理图 2．电路完整工作过程描述（总体工作原理）
555组成的多谐振荡器产生1Hz的脉冲，经过T触发器整形成高电平时间为1S的脉冲，高电平脉冲打开闸门74LS08N，让经施密特触发器74HC14D放大整形的被测脉冲通过，进入计数器进行1S的计数。当计数结束时，T触发器的Q为下降沿，Q’刚好为上升沿，触发锁存器工作，让计数器输出的信号通过锁存器锁存显示，同时，高电平的Q’信号对计数电路进行清零，此后，电路将循环上述过程，但对于同一个被测信号，在误差的允许范围内，LED上所显示的数字是稳定的。3．元件清单元件序号 型号 主要参数 数量 备注
5 加法计数器
4 LED显示器4 555_VIRTUAL
1 定时器5 T_FF
1 T触发器6 CAPACITOR_RATED 电容10Uf、额定电压50V 1 电容7 CAPACITOR_RATED 电容10Nf、额定电压10V 1 电容8 RES 阻值2KΩ 1 9 RES 阻值 1 10 74LS08
1 双输入与门11 74HC14D_4V
1 施密特触发器，放大电压4V12 AC_VOLTAGE
1 可调的正弦脉冲信号五、仿真调试与分析把各个模块组合起来后，进行仿真调试以达到任务要求。① 在信号输入端输入10Hz的交流脉冲，仿真，结果如下： 说明仿真的结果准确② 在信号输入端输入300Hz的交流脉冲，仿真，结果如下： 仿真结果准确③ 在信号输入端输入3KHz正弦脉冲，仿真，结果如下： ④输入20KHz的正弦脉冲，仿真，结果如下： 仿真结果结果与实际的结果相差20Hz，这说明频率越高，误差越大。经分析，这是由于各个元器件存在着延迟时间，1S的脉冲，经过各个元器件的延迟，计数时间会大于1s，频率越高，误差越大，所以计数的时间要稍微小于1S，调小时基电路的R3为70.23KΩ，仿真，结果如下： 还是存在误差，经过多次调节R3仿真，最后确定R3为70.06 KΩ时对于各个频率的测试都比较准确，20KHz时仿真结果如下：
所以R3为70.06KΩ是测得的各个频率值都比较准确，且电路设计都符合测任务要求。六、结论与心得
在这次课程设计的过程中，我收获不少。首先，我学会了把一个电路分成模块去设计，最后再整合，这样可以把一个复杂的电路简单化了，并且这样方便与调试与修改；其次，设计有助了我去自学一些元器件的功能，去运用它；再次，我也初步会用multisim软件设计电路；最后，这次课程设计也提高了我查找问题、思考问题和解决问题的能力，还锻炼了我的耐性。在这次课程设计中也遇到了很多问题，首先，是对元器件了解不多，对于要实现某种功能不知道用那一种元件，所以问同学，上网收索，再了解这种元件的逻辑功能，学会去用它；其次，不大会用电路设计软件，一开始用EWB软件设计，对模块仿真可以，但整合整个原理图仿真却不行，通过示波器观察输出波形发现脉冲走了一小段却停止了，以为是电路有问题，就查找了很多遍才找出问题，原来在那个软件仿真时是不允许存在两个信号，所以重新用multisim设计，才可以；最后，在用multisim仿真高频率时仿真速度极慢，所以调整了软件的仿真最大步长，但问题又出现了，信号紊乱，数码管显示数字不一，然后就猜想会不会是元件的问题，太高频率元件来不及反应就输出结果，但上网寻找答案，原来是软件的仿真步长会影响仿真的精确度，所以，某一范围的频率仿真，要用相应的最大仿真步长。这个题目的设计花了自己不少心血，有时甚至一整天在弄，但是当自己成功地设计出电路时所获得的那一份成就感是无法表达的，所以整个电路的设计过程充满着苦恼与乐趣。七、参考文献
阎石 《数字电子技术基本教程》第一版 ，清华大学出版社，2007.08
采纳率：60%
为您推荐：
其他类似问题
您可能关注的内容
数字频率计的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。等精度的频率计系统-博泰典藏网
典藏文档　篇篇精品
等精度的频率计系统
导读：第3章系统硬件设计，3.1数字频率计工作原理，3.1.1一般数字式频率计的原理，数字式频率计是测量频率最常用的仪器之一，图3-1数字式频率计原理框图，可得到需要的频率值，它在整个系统的运行中起至关重要的作用，3.1.2基于单片机的数字频率计原理，控制电路在数字频率计中起至关重要的作用，直接决定了数字频率计的性能，为了得到一个高性能的数字频率计，本次设计采用单片机来做为数字频率计的核心控制电路，第3章 系统硬件设计 第3章 系统硬件设计 3.1 数字频率计工作原理 3.1.1 一般数字式频率计的原理 数字式频率计是测量频率最常用的仪器之一，其基本设计原理是首先把待测信号通过放大整形，变成一个脉冲信号，然后通过控制电路控制计数器计数，最后送到译码显示电路里进行显示，其基本构成框图如图3-1所示。?1? 待 测信号
放大整形电路
计数器电路
译码显示电路
控制门电路
图3-1 数字式频率计原理框图 由上图可以看出，待测信号经过放大整形电路后得到一个待测信号的脉冲信号，然后通过计数器计数，可得到需要的频率值，最后送入译码显示电路中显示出来。但是控制部分才是最重要的，它在整个系统的运行中起至关重要的作用。 3.1.2 基于单片机的数字频率计原理 由上节介绍可知，控制电路在数字频率计中起至关重要的作用。采用什么样的控制电路，直接决定了数字频率计的性能。由第二章的内容可知，为了得到一个高性能的数字频率计，本次设计采用单片机来做为数字频率计的核心控制电路，辅之于少数的外部控制电路。因此本此设计的系统包括信号放大整形电路、分频电路、单片机AT89C51和显示电路等。本系统让被测信号经过放大整形后，进入单片机开始计数,利用单片机内部定时计数器定时，在把所记得的数经过相关处理后送到显示电路中显示。其系统原理框图将在下面介绍。 根据上述的基于单片机的数字频率计的设计原理，我们可设计一个由放大整4 第3章 系统硬件设计 形电路、分频电路、多路数据选择器、AT89C51以及显示电路来构成的数字式频率计，其系统框图如图3-2所示。 待测信号
放大整形电路 分频电路 多路数据选择器 单片机 显示电路
图3-2 系统构成框图 3.2 电路原理图 由上面的内容可看到，本次设计的基于单片机的数字式频率计包括波形整形电路、分频电路、多路数据选择器、单片机和显示电路等几个模块。所以本次设计的数字式频率计的电路由以下几块构成：由施密特触发器构成的波形整形放大电路、由74LS90构成的分频电路、由74LS153四选一电路构成的四选一电路、AT89C51单片机以及由74LS138译码电路、74LS245上拉电路和八段数码管显示电路构成的数码显示电路构。其原理图如图3-3所示。
5 第3章 系统硬件设计
图3-3 系统电路原理图 3.3 放大整形电路 3.3.1 放大整形电路的必要性 因为在单片机计数中只能对脉冲波进行计数，而实际中需要测量频率的信号是多种多样的，有脉冲波、还有可能有正弦波、三角波等，所以需要一个电路。把待测信号转化为可以进行计数的脉冲波。 3.3.2 放大整形电路的原理 矩形脉冲波的整形电路有两种：施密特触发器、单稳态触发器。而这两种电路都可以有门电路或是555定时器构成。由于本次设计的基于单片机的数字频率计的放大整形电路部分需求比较简单，所以我们选择由555定时器构成的施密特6 第3章 系统硬件设计 触发器来作为信号波形整形电路，下面我们给出其全面的介绍。?2? 施密特触发器是脉冲波形变换中经常使用的一种电路，下面我们对它的特点、输出特性、工作原理等进行简单的介绍。 一、特点 1、电平触发：触发信号UI可以是变化缓慢的模拟信号，UI达某一电平值时，输出电压UO突变。UO为脉冲信号。 2、电压滞后传输：输入信号UI从低电平上升过程中，电路状态转换时对应的输入电平，UI与从高电平下降过程中电路状态转换时对应的输入电平不同。 利用上述两个特点，施密特触发器不仅能将边沿缓慢变化的信号波形整形为边沿陡峭的矩形波，还可以将叠加在矩形脉冲高、低电平上的噪声有效地清除。 二、输出特性 1、同向输出：当UI?0时，UOI?UOL，为同向输出，此时当UI??VT?时， UO??UOH，当UI??VT?时，UO??UOL。其同向输出特性图如图3-4所示。
图3-4 同向输出特性图 2、反向输出：当UI?0时，为反向输出，此时当UI?VT?，UO?UOH，UO??UOL，当UI??VT?时，UO??UOH，其反向输出特性图如图3-5所示。
图3-5 反向输出特性图 正向阈值电平VT?：UI上升时，引起UO突变时对应的UI值。 负向阈值电平VT?：UI下降时，引起UO突变时对应的UI值。 三、整形原理 7 第3章 系统硬件设计 用门电路构成施密特触发器 1、构成，用CMOS非门构成的施密特触发器电路图如图3-6所示。
图3-6 用CMOS非门构成的施密特触发器电路图 2、工作原理，其工作原理如表3-1所示。 表3-1 用CMOS非门构成的施密特触发器工作原理表
3、计算回差电压?VT （1）、求VT? ?UI??VTH，在UI从0开始上升时，在UI↑=>VT+时，UI??VT?，UO?UOL。G1、G2门要翻转前的瞬间，电路中电流流向和电位情况如图3-7所示。
图3-7 求VT+时电路图 从求UI，入手求VT?：由公式（3-1）就可以推导出公式（3-2），就可以得出VT?。 8 包含总结汇报、教学研究、行业论文、农林牧渔、外语学习、计划方案、求职职场、人文社科、党团工作以及等精度的频率计系统等内容。本文共10页
相关内容搜索基于数字频率计的FPGA开发应用研究
本文结合数字频率计的设计研究了PFGA技术及其应用。FPGA代表了当前EDA技术发展的最新方向,它能够通过HDL语言的设计,借助EDA开发工具,在一片芯片上实现一个复杂系统的大部分硬件电路功能,具有设计灵活、高效、成本低、开发周期短的特点。结合实例开发项目研究FPGA应用技术对建立和完善高校EDA课程和实践体系有重要意义。文中首先研究了FPGA开发及应用技术的相关内容:包括有EDA和PLD的发展过程、PLD分类、FPGA结构及性能、FPGA产品及编程、HDL语言和PFGA开发工具Quartus II。然后结合设计选题分析和比较了几种常用的数字频率计的测量方法,为下一步的设计奠定了理论基础。接下来采用系统级设计方法,根据直接测频原理建立数字频率计的系统结构框图,自顶向下把数字频率计分成若干个功能模块。对每一个模块用VHDL语言进行描述并用Quartus II仿真,确定其功能和性能要求正确实现后,将各个模块级联起来构成数字频率计顶层&
(本文共60页)
权威出处：
在现代数字电路设计中,采用FPGA 结合硬件描述语言 VHDL 可以设计出各种复杂的时序和逻辑电路,具有设计灵活、可编程、高性能等优点。本文将介绍一种基于FPGA,采用同步测周期的方法来实现宽频段高精度数字频率计的设计 同步测周期频率计的原理 在数字频率计中,测周期计数器是主要的电路,其功能是:使用标准时钟以被测频率信号的一个周期为时限进行脉冲计数。传统的测
周期计数器采用门控计数器来实 M0,由于同步测周期法的分辨率为
现,即采用一个同被测频率信号周 一个标准时钟周期,因此有:
期宽度相同的门控脉冲来控制计数
　　(1) 器的计停。其缺点在于无法实现对 被测信号的连续测周期计数。
该同步测周期计数器的测周期计数
本文设计的同步测周期计数器 值最小为2,要求被测信号高低电 如图1所示。图中计数器的计数时 平的宽度大于一个标准时...&
(本文共4页)
权威出处：
0引言目前已经有不少文献分别从不同的角度对此问题进行了讨论和研究。有基于FPGA实现的,FPGA的保密性差,它的分段式布线结构决定了其延迟的不可预测性,它的编程信息需存放在外部存储器上,使用方法复杂;也有用标准逻辑器件实现的,用标准逻辑器件使系统布线复杂、体积功耗大、可靠性差、设计周期长,交流和修改不方便。该频率计采用先进的EDA技术及自上而下的设计,使用CPLD芯片,CPLD具有连续连接结构,易于预测延时,使电路仿真更加准确,且编程方便、速度快、集成度高、价格低,从而使系统研制周期大大缩短,产品的性能价格比提高。本频率计采用流行的VHDL语言编程,并在设计平台实现了全部编程设计。该数字频率计的设计及实现具有良好的应用价值和推广前景。下面对该频率计的软硬件设计进行详细论述。1测频原理1.1频率的定义频率定义为在单位时间内,记录被测信号的变化周期数(或脉冲个数)。若记录被测信号的的变化周期数(或脉冲个数)为Nx,则被测频率Fx的数...&
(本文共4页)
权威出处：
0引言电子设计自动化技术是现代电子设计技术的核心,它应用计算机软件在计算机上完成逻辑编译、逻辑化简、逻辑优化及仿真测试等设计,以实现特定功能的硬件系统。设计者可以预知设计结果,减少设计的盲目性,极大地提高了设计的效率,因此在电子设计领域被越来越广泛的采用。MAX+PLUSII是ALTERA提供的FPGS/CPLD开发集成环境,它的应用方法和设计流程对于其它的EDA工具的使用有一定的代表性。使用MAX+PLUSII的设计者不需精通器件内部的复杂结构,设计者可以用自己熟悉的设计工具建立设计,M A X+P L U S I I把这些设计自动转换成最终所需的格式。MAX+PLUSII编译器支持的语言有VHDL、VerilogHDL和AHDL。应用MAX+PLUSII进行设计的方法有两种:图形输入设计法和文本输入法设计。图形输入法有原理图输入、状态图输入和波形图输入三种常用方法。本文介绍了采用文本输入,应用VHDL语言设计四位十进制数字频...&
(本文共2页)
权威出处：
一、下载板的基本结构及其使用方法介绍下载板选用ALTERA公司FLEX系列EPF10K10LC84-4。下载板右侧有一个IDC26封装的插座(称编程通讯口),上设有下载电路,通过电缆与微机25针串口相连,由开发者将设计文件编程(俗称下载)到下载板的CPLD/FPGA芯片之中,故得名下载板。下载板是设计系统的核心,板上配有一片设计用CPLD或FPGA可编程器件,板上下两侧分别有双排插针。焊点旁边的数字即为与CPLD/FPGA芯片相连管脚号,管脚号边的括号内的符号名与MAX+plus II软件的管脚对应。上下两排焊点的最左边为VCC,最右边为GND,分别与CPLD/FPGA芯片的VCC和GND相连,+5V电源供电。下载板上有一个10MHz的晶振,作为系统工作时钟。二、设计说明本设计系统正常工作时,可测试0-100MHz的频率。设计系统是由五个分频器CLKGEN、一个测频控制信号发生器FTCTRL、八个有时钟使能的十进制计数器CNT1...&
(本文共4页)
权威出处：
1数字频率计的基本原理本文给出一个以四位有效数字显示测量频率的数字频率计的原理参考框图,如图1所示,其内部具有4个十进制计数器分别产生四组8421BCD码,并级联成模为10000的计数器,最大计数值为9999。频率计测量信号时,对其内部计数器进行周期性的控制,在每个测量周期中至少包含三个状态:测量前对计数器清零;计数器测量计数,其计数时间为采样时间;采样结束后保存采样计数值。图1数字频率计的方案原理参考框图计数器每个测量周期中三个状态的持续时间是不同的。系统可以采用状态机控制计数器或单稳态触发器实现状态定时,每个状态分别产生计数器清零信号CR、计数使能允许EN和计数值显示锁存信号LD。若CR和LD的脉冲宽度远小于计数器输入脉冲的最小周期,可以不对测量计数器进行使能控制,使其始终处于计数状态,测量误差不会超过设计指标要求。锁存信号LD和清零信号CR分别由图1中的数字单稳态触发电路模块产生。为了保证不同频率被测信号的测量精度,在测量...&
(本文共3页)
权威出处：
扩展阅读：
CNKI手机学问
有学问，才够权威！
xuewen.cnki.net
出版：《中国学术期刊（光盘版）》电子杂志社有限公司
地址：北京清华大学 84-48信箱 大众知识服务
京ICP证040431号&
服务咨询：400-810--9993
订购咨询：400-819-9993
传真：010-基于宏模块的数字频率计设计1607_百度文库
您的浏览器Javascript被禁用，需开启后体验完整功能，
享专业文档下载特权
&赠共享文档下载特权
&10W篇文档免费专享
&每天抽奖多种福利
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
基于宏模块的数字频率计设计1607
阅读已结束，下载本文需要
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，同时保存到云知识，更方便管理
加入VIP
还剩2页未读，
定制HR最喜欢的简历
你可能喜欢}